VHDL
Uranuslight
这个作者很懒,什么都没留下…
展开
-
SWJTU计算机组成实验C-实验四 算术逻辑单元(ALU)设计
实验目的,实验目的,说明实验仪器、设备等说明参见《计算机组成实验C》实验及课程设计指导书程序代码8bit ALU设计:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; PORT(INPUT_D : IN S原创 2017-05-27 10:58:06 · 2969 阅读 · 0 评论 -
SWJTU计算机组成实验C-实验六 运算器的设计
实验目的,实验目的,说明实验仪器、设备等说明参见《计算机组成实验C》实验及课程设计指导书程序代码8bit ALU设计:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ALU_8BIT IS PORT(IN原创 2017-05-26 21:39:58 · 1345 阅读 · 0 评论 -
西南交大计算机组成实验C(VHDL)-实验五 CPU寄存器组设计
西南交大计算机组成实验C-E5实验目的,实验目的,说明实验仪器、设备等说明参见《计算机组成实验C》实验及课程设计指导书程序代码CPU寄存器组设计:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity CPU isport(CLK,Wr,Rd,RESET原创 2017-05-27 11:27:33 · 2960 阅读 · 0 评论 -
SWJTU计算机组成实验C-实验七 指令存储器与取指令部件的设计
实验目的,说明实验仪器、设备等说明参见《计算机组成实验C》实验及课程设计指导书。简要点评:此实验与前六个实验有略微不同——因为引入了存储器ROM的设计,以下简述创建ROM器件和ROM初始化文件mif的建立步骤。使用软件:Quartus II 9.0 sp2先完成分频,数码管扫描以及PC寄存器的设计。分频模块:Library ieee;use ieee.std_logic_11原创 2017-06-01 13:26:35 · 4935 阅读 · 1 评论 -
SWJTU计算机组成实验C-实验八 指令分析与执行
实验目的,说明实验仪器、设备等说明参见《计算机组成实验C》实验及课程设计指导书。简要点评:本以为很简单的,直到我肉眼DEBUG8个小时后,不这么认为了,到现在也有点BUG,后面会详细讲。使用软件:Quartus II 9.0 sp2这个实验也要用到ROM,虽然实验指导书上写的RAM,但我觉得可能是写错了。这次的ROM里一共包含3条指令,所以我只建立了一个4*16bit的ROM,原创 2017-06-04 22:38:04 · 3573 阅读 · 2 评论