- 博客(2)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 ALTLVDS TX ip和 ALTLVDS RX ip
1. ip core 应用场景使用Intel FPGA自带的LVDS ip core进行电路板之间的串行数据收发以及并串、串并转换（Serdes）。两块电路板之间相隔100m，使用双绞线作为传输介质，串行码流的速率为163.84Mbps，由于长距离传输中，高频信号衰减严重，采用预加重和均衡的技术补偿高频信号衰减，发送端采用LMH0001做预加重处理，接收端采用LMH0074做均衡处理。2.数据传输逻辑框图数据传输逻辑功能框图如上图所示，为保持串行码流的直流平衡，发送端采用8B/10B编码，对应的接
2020-06-28 15:20:59
2488
2
原创 Modelsim仿真出错
modelsim 仿真出错错误编号：ERROR 138003 and ERROR 140001在Quartus prime 对工程文件修改后，未关闭modelsim窗口，直接运行do project_name_run_msim_rtl_verilog.do会出现如下错误信息。错误信息：Error (138003): Can’t write incremental compilation assignments. Quartus Prime Settings File C:/Users/Admin.
2020-06-22 15:08:22
2047
3
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人