- 博客(4)
- 收藏
- 关注
RSS订阅原创 记录在HDLBits练习verilog
题目让写一个上升边缘检测的问题，一开始完全不理解到底检测谁的边沿，看了半天的波形图也没看明白，代码也是没看懂，在CSDN上查找终于整明白了，记录一下第一个小困难。题目索引：HDLBits-Circuits-Sequential Logic-Latches and FlipFlops-Detect an edge主要是知道为啥要把信号存到寄存器里temp_1<=in;，然后在做pedge<=~temp_1&in运算，在我看来那不是和直接pedge<=~in&in是一样
2021-11-19 23:40:01
327
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人