hdlbits最后一道FSM题

Exams/review2015 fancytimer

为啥在用计数时加1的条件只能用state==counting那个状态，直接根据delay移位寄存器出来的数作为计数加1条件为啥不行delay_count==(delay+1)*1000-1？，state==counting这个状态的保持条件就是delay_count==(delay+1)*1000-1，蛮奇怪的，不知道哪里出错了，希望以后能搞明白点。