芯片验证
文章平均质量分 61
今天你芯动了吗
这个作者很懒,什么都没留下…
展开
-
SV中automatic在task/function的用法
Verilog早期仅有静态生命期(static lifetime),无论是function还是task,用来描述硬件,无论调用多少次,同一个Task或者function都是分配一个地址。原因是因为这个代码实现的是个递归函数,对于静态变量,只分配一次地址,所有的值在同一个地址计算,因此展开后是无法计算的,计算方式是P=P*n。如果加上automatic,那么系统自动添加下标,放到堆栈中,相当于两个add,一个add1,一个add2.不会覆盖。这意味着,过程的参数和局部变量,都没有调用堆栈。转载 2023-11-04 16:31:18 · 343 阅读 · 0 评论 -
芯片验证技能之ESL
目录概述一、ESL基本概念二、ESL作用三、ESL特点一、ESL基本概念ESL:Electronic System Level Design,电子系统级设计ESL是一种芯片仿真器的设计方法,常见仿真器有功能仿真、性能仿真、指令仿真,业界也有很多仿真器的设计平台和工具,比如:Coware、Carbon、Mentor等。ESL是一套能够以紧耦合方式开发、优化和验证复杂SoC系统架构和嵌入式软件的方法论,它能够提供下游寄存器传输级(RTL)实现的验证基础;ESL利用C/C++等高级语言通过软件模型来模拟原创 2020-10-27 14:24:10 · 6940 阅读 · 0 评论