FPGA之ROM详解，单口ROM的使用

单口ROM IP练习

        在FPGA基础专题里，介绍过了FIFO、RAM、PLL等常用IP核的使用配置，这篇博客来介绍ROM IP核，我们做一个简单的仿真测试，来搞清楚单口ROM IP核的具体功能，实际上在前面大家也看到了BMG IP核有单口ROM和双口ROM两个配置选项，但是在项目工程中基本都去使用单口ROM而双口ROM很少用到，其实双口ROM的使用和单口ROM很类似，只不过多一个也可以独立读取ROM表中数据的B端口。

       ROM在FPGA设计中也有一些常用的应用场景，其中典型的有两类：一是初始化配置数据，二是查表法寻址取数。大家可以想想看，ROM相比RAM或者FIFO，显然是没有后两者灵活的，因为ROM在初始化IP核时就已经从外部导入了ROM表，数据只可读出却不能写入，但是ROM也因此具有了掉电保存数据的特殊功能。

       在使用很多外设的时候，或多或少基本都需要配置一些外部的硬件寄存器，比如CMOS摄像头、WM8731音频芯片等等，这些数据通常来说都是固定的，然后通过IIC或者SPI通信方式去写入相关寄存器，开机配置一次即可。这时候如果初始化需要配置数据很多的话，那么可以把这些数据事先写入ROM表中，硬件上电后，按照对应的时序逻辑输出ROM表中的数据即可。

       查表法也是一种FPGA设计当中经常会用到的方法，因为FPGA其本身硬件特性，使得查表法非常适合在FPGA上实施落地，典型的有DDS（直接数字合成器）通过从ROM表中查表寻址取数输出频率可设定的不规则任意波形，这些在后续豌豆开发板24个例程中会展开更详细地说明，查表法在很多其他领域也有比较广泛的应用，就使得ROM在FPGA设计中也占有一席之地。

       如图1所示，是ROM表配置的.coe文件，大家可以直接打开一个.txt文本文件，把ROM表中的数据修改完毕后，再重新把.txt文件的后缀名改为.coe即可，当然在不同FPGA厂商的EDA软件下，ROM表配置的文件后缀名也不一样，列如Xilinx的以.coe作为后缀名，而Altera的以.mif作为后缀名，这里需要说明的是，“MEMORY_INITIALIZATION_RADIX”是ROM表中数据的格式，比如写2代表二进制，写10代表十进制，写16代表十六进制，而“MEMORY_INITIALIZATION_VECTOR=”则是初始化的数据的数值，比如图中的00，01，02即代表ROM表地址00，01，02中存入的数据为00，01，02。

       如图2到图4是单口ROM IP核的详细配置，笔者在这里也不再赘述了，大家参考配置即可，这里我们选择单口ROM并把数据位宽设置为8位，数据深度为256个，最后在从外部导入ROM表配置，即Other Options界面，把外部的.coe文件导入ROM表中，即初始化写入ROM中的数据。

     如图5所示是单口ROM IP核的输入信号激励设计，这里把单口ROM IP核直接例化到了Testbench即可，然后把rom_addr依次递增，代入Modelsim即可，如图6所示是其仿真结果，大家可以清楚地观察到因为在初始化配置单口ROM IP核的时候，没有勾选“Primitives Output Register”选项，所以数据和地址之间只存在了一个时钟周期的误差，感兴趣的同学可以试着去勾选该选项，再代入Modelsim将会观察到数据和地址之间产生了两个时钟周期的误差。

​​​​​​图1 单口ROM IP核的内存类型配置

图2 单口ROM IP核的内存类型配置

图3 单口ROM IP核的端口A配置

图4 单口ROM IP核外部导入ROM表配置

​​​​​

图5 单口ROM IP核的输入信号激励设计

  

​​​​​​​图6 单口ROM IP核的仿真结果