DCM是数字时钟管理器 - 它的核心是延迟锁定环。它具有校正时钟,生成时钟的不同阶段,动态改变时钟相位,生成相关(2x)时钟,进行时钟分频,甚至生成与输入时钟具有谐波关系的时钟的能力。它是旧技术中存在的唯一时钟管理模块(直到Spartan-3和Virtex-4)。
Virtex-5和Spartan-6中,锁相环(PLL)与DCM一起被引入。 PLL是一个模拟时钟管理单元,除了动态和精细相移外,它几乎可以完成DCM所能完成的所有工作。但是,它可以做更精确的频率生成,并可以同时生成多个不同的频率。它还具有明显优于DCM的抖动性能 - 特别是在使用大型乘法器/分频器进行频率合成时。
在Virtex-6中,引入了MMCM - 混合模式时钟管理器。这是一个PLL,其中DCM的一小部分用于进行精细相移(这就是为什么它的混合模式 - PLL是模拟的,但相移是数字的)。因此,MMCM可以完成PLL可以执行的所有操作以及DCM的相移。 V6只有MMCM。
在7系列中,它们具有PLL和MMCM的组合。大多数情况下,这样可以使用更多的单元(PLL更小,因此它们在FPGA芯片上占用的空间更少)。此外,PLL与用于DDRx-SDRAM存储器控制器的I / O结构紧密绑定(通过MIG)。
原文:https://forums.xilinx.com/t5/Welcome-Join/DCM-MMCM-and-PLL/m-p/654377#M31133