- 博客(4)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 RR调度器设计
RR调度器verilog调度（Scheduling）又称流控/选择和分配。对队列连接（session）中的数据报文的服务顺序进行控制。保证每条队列至少享有其预约的带宽在系统有剩余带宽的情况下，在各队列连接间公平分享剩余带宽；保证满足各条队列连接的时延要求；尽可能高的利用物理出口带宽；在系统业务层面则chengQoS（服务质量）RR调度是最常用的调度算法之一。...
2021-02-24 00:17:54
1364
原创 Xilinx 7系列SERDES应用
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降
2017-10-06 19:14:06
9109
2
原创 基于FPGA的IIC读取LM74A温度值
基于FPGA的IIC读取LM74A温度值IIC总线概述 采用串行总线技术可以使系统的硬件设计大大简化、系统的体积减小、可靠性提高。同时，系统的更改和扩充极为容易。常用的串行扩展总线有： I2C （Inter IC BUS）总线、单总线（1－WIRE BUS）、SPI（Serial Peripheral Interface）总线及Microwire/PLUS等。 目前，这类串行总线仍然有很强的生命
2017-03-02 20:58:46
2346
1
原创 Nios II 系统的Avalon总线
开始接触fpga 的 Nios II 软核处理器，对其中比较重要的总线协议做一下笔记基于Nios II处理器的片内系统互连主要依靠的是Avalon-MM总线和Avalon-ST总线。 Nios II处理器和各外设之间通过Avalon-MM总线进行交互，而外设之间点到点数据流的传输则可以通过Avalon-ST总线来完成。Avalon-MM（Avalon Memory Mapped Interfa
2017-02-17 20:50:44
2781
FPGA设计频谱仿真实现
2018-12-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人