Verilog 使用$readmemb .txt对非IP核的ROM/RAM的初始化
Verilog 使用$readmemb .txt对非IP核的ROM/RAM的初始化对于直接调用rom/ram的ip核使用mif文件核hex文件将其初始化操作还是很简单的。这里讲自己编写简易的rom,使用txt文件对它初始化。直接上模型代码:module rom(data,addr,read);output [7:0] data;input [3:0] addr;input read;reg [7:0] memory [13'h1fff:0];wire [7:0]
原创
2020-08-19 01:21:25 ·
2750 阅读 ·
2 评论