5、CPU Subsystem 01（5.1-5.7）

C297的框图

5、CPU Subsystem

本章描述在Aurix系列设备中找到的TriCore cpu的特定实现选项。

包括TriCore1.6P (TC1.6P)和TriCore1.6E (TC1.6E) cpu的详细信息。下表详细介绍了Aurix家族各个成员的CPU和本地内存配置。

本章应与TriCore架构手册一起阅读。

•建筑概述

•编程模型

•CPU寄存器

•任务和职能

•中断处理

•陷阱

•内存保护系统

•时间保护系统

•浮点运算

•调试

•指令集

5.1 Aurix Family CPU configurations （Aurix家族CPU配置）

不同设备的CPU和本地内存配置的详细信息如下表所示:—

5.2 Central Processing Unit Features中央处理器特性

关键CPU功能包括:

•32位加载存储架构

•4g字节地址范围(232)

•16位和32位指令，减少代码大小

•数据类型:

-布尔型，带饱和的整数，位数组，有符号分数，字符，双字整数，有符号整数，无符号整数，IEEE-754单精度浮点数

•数据格式:

—位、字节(8位)、半字(16位)、字(32位)、双字(64位)

•字节和位寻址

数据、内存和CPU寄存器的小端字节顺序

•MAC指令:对偶16 × 16、16 × 32、32 × 32

•饱和整数算法

•包装数据

•寻址模式:

-绝对，循环，位反转，长+短，基+偏移与前和后更新

•指令类型:

-算术，地址算术，比较，地址比较，逻辑，MAC，移位，协处理器，位逻辑，分支，位域，加载/存储，打包数据，系统

通用寄存器集(GPRS):

—16个32位数据寄存器

- 16位地址寄存器

- 3个32位状态和程序计数器寄存器(PSW, PC, PCXI)

调试支持(OCDS):

- 1级，与CPS模块一起支持

- Level 3，配合MCDS块支持(仅限仿真设备)。

•灵活的记忆保护系统，提供多个保护集，每个保护集具有多个保护范围。

•时间保护系统，允许时间有限的实时操作

•大多数指令在一个周期内执行

•在1、2或3个周期内转移指令(使用动态转移预测)

•宽内存接口，快速上下文切换

•对于:子程序，中断，陷阱，自动保存和退出

•4个内存保护寄存器集

•双指令发布(并行到整数管道和加载/存储管道)

•仅用于循环指令的第三条管道(零开销循环)

•单精度浮点单元(兼容IEEE-754)

•Dedicated整数除法单位

•实现性能优化。

•16个数据保护范围，8个代码保护范围

•大多数指令在一个周期内执行

•在1或2个周期内转移指令(使用静态转移预测)

•宽内存接口，快速上下文切换

•对于:子程序，中断，陷阱，自动保存和退出

•4个内存保护寄存器集

•每个周期的单个指令问题

•单精度浮点单元(兼容IEEE-754)

•Dedicated整数除法单位

•实现优化的电源

•16个数据保护范围，8个代码保护范围

5.3  TC1.6P实现概述

5.3.1 CPU图表

CPU (Central Processing Unit)由指令取单元、执行单元、GPR (General Purpose Register File)、CPS (CPU Slave interface)和FPU (float Point Unit)组成。

5.3.2 Instruction Fetch Unit指令提取单元

指令提取单元预取来自64