秋招第一面-OPPO

昨天去面了OPPO的提前批岗位—芯片前端设计岗。这是秋招以来的第一次正式面试，不知道是什么情况，也不知道要准备什么，随便看了几篇面经就去了。
比短信上通知的时间提前一个小时到，本以为自己已经来的很早了，看到实际的现场情况还是有点震惊。因为来面试的人比自己想象中的多多了，看来自己还是低估了就业的严峻形势。既来之，则安之，按照流程签完到之后就开始了漫长的等待。。。。。。哦，对了，在此期间我发现了自己简历上的一个重大Bug，我居然把本科的学院和专业写错了，并且我用这份错的简历还投了几个公司，真的是服了自己了，做事总是这么不细心。等了大概有一个多小时终于轮到我了，坐在面试官对面之后其实反而没有等待时那么紧张了。
面试官是一个看起来还挺亲切的人，坐下之后他首先说了欢迎面试，他们是做ASIC芯片开发的，简单介绍了一下他们的情况。然后就是自我介绍，并且告诉我时间是三分钟左右。Emmmm,没准备，简单说了几句，磕磕绊绊，肯定没给面试官留下好印象。之后开始问问题，主要有几个方面：

1. CMOS，先让我画了一个反相器，倒是画出来了，紧接着让讲反相器的原理，有印象，但是语言表达太差，不知道如何讲，结结巴巴按照印象中的原理大概说了一下。（自己最大的问题是虽然看过很多东西，但是一看就忘，以为看懂了但是一讲就讲不出来。记忆力不好，语言表达能力不行，需改进）。
2. SOC，因为简历上写了学过SOC，面试官让讲一下SOC的设计流程。一脸懵逼，完全不知道怎么说。。。。。。学过，但是因为一些原因并没有上过课，根本不知道要怎么讲。（简历上的任何一个字都有可能成为面试官的关注点，熟悉简历很重要！！！）
3. Verilog，问了一些Verilog的语法问题。比如Verilog中的系统函数都有啥（不会，不知道），面试官后来有提醒，只怪自己平时不认真，人家提醒了还是不知道，（多看书、基础要牢）；又问了静态功耗和动态功耗是什么，又不知道；如何降低功耗；FPGA中有哪些资源等。
4. 项目：选一个自己熟悉的项目讲一下。（自己感觉最大的问题是不会讲故事，一上来就给人家讲结构，不太好。后来回来想想还是应该从项目来源，项目安排、项目结构等方面讲故事）。
5. 个人问题，为什么来OPPO；对工作地点有没有要求；问面试官问题等。

整场面试下来，感觉不太好，一紧张既不知道该说什么。基础知识不好，项目讲的不生动，不会与面试官交流。。。。。。