微型计算机的每个指令周期,微型计算机原理及应用学习笔记 微处理器的总线...

本文详细介绍了8086CPU的指令周期、总线周期和时钟周期的概念。每个指令周期由取指令、译码和执行等步骤组成,可能包含一个或多个总线周期。总线周期由4个时钟周期T1、T2、T3和T4组成,用于数据传输。在慢速设备操作时,可能会插入等待周期Tw。此外,文章还阐述了8086CPU的读写操作、中断响应、总线保持/响应以及系统复位的时序过程。
摘要由CSDN通过智能技术生成

一、指令周期、总线周期和时钟周期

每条指令的执行由取指令、译码和执行等操作组成。执行一条指令所需要的时间称为指令周期(Instruction  Cycle),不同指令的指令周期是不等长的。

8086CPU与外部交换信息总是通过总线进行的。CPU的每一个这种信息输入、输出过程需要的时间称为总线周期(Bus Cycle),每当CPU要从存储器或输人输出端口存取一个字节或字就需要一个总线周期,一个指令周期由一个或若干个总线周期组成。

而执行指令的一系列操作都是在钟脉冲CLK的统一控制下一步一步进行的。时钟脉冲的重复周期称为时钟周期(Clock Cycle),时钟周期是CPU的时间基准, 由计算机的主频决定。例如,8086的主频为5MHz,则1个时钟周期为200ns。

8086CPU的总线周期至少由4个时钟周期组成,分别以T1、T2、T3和T4表示,如图2-14所示,T 又称为状态(state)。

图2-14  8086CPU的总线周期

一个总线周期完成一次数据传输,至少要有传送地址和传送数据两个过程。在第一个时钟周期T1期间由CPU输出地址,在随后的三个T周期(T2、T3和T4)用以传送数据。换言之,数据传送必须在T2~T4这三个周期内完成,否则在T4周期后,总线将作另一次操作,开始下一个总线周期。

在实际应用中,当一些慢速设备在三个T周期内无法完成数据读写时,那么在T4后,总线就不能为它们所用,会造成系统读写出错。为此,在总线周期中允许插入等待周期Tw一当被选中进行数据读写的存储器或外设无法在三个T周期内完成数据读写时,就由其发出一个请求延长总线周期的信号到8086CPU的READY引脚,8086CPU收到该请求后,就在T3与T4之间

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值