计算机组成原理知识点_软件设计师知识点计算机组成原理与体系结构

参加了软件设计师的考试，自己整理了一些知识点，感觉好好准备一下通过的几率还是很大的，后续我还会更新一些知识点在上边，还有考试的心得。

一、数据表示：

1.进制转换：

R进制转十进制使用按权展开法

十进制X转R进制使用短除法。X%R取余数 (逆序拼接)

二进制转八进制：每一位八进制对应三位二进制。6–110(421码)

二进制转16进制：每一位十六进制对应四位二进制1000-8(8421码)

十六进制表示：1 2 3 4 5 6 7 8 9 A B C D E F

2. 原码、反码、补码、移码：

原码：数字转换成二进制 最高位正数为0，负数为1

反码：正数补码和源码完全相等 负数反码：符号位1不变，后面的位置在原码基础上取反

补码：正数补码和原码、反码一样 负数的补码：在负数反码的基础上加1

移码：用来做浮点运算的阶码，移码是对补码的符号位取反

3. 数值的表示范围：

4.浮点数运算：

表示：N=MR^e

其中M称为尾数，e是指数(阶码)，R为基数

两个浮点数相加：先对阶(阶码(指数)要相同)，尾数计算，结果格式化(尾数不能超过10)

二、计算机结构：

主机：主存储器(内存)+CPU

运算器：做运算的职能

1.算术逻辑单元ALU

2.累加寄存器AC：通用寄存器

3.数据缓冲寄存器DR：暂存数据

4.状态条件寄存器PSW：存储运算过程中相关的标志位

控制器：指令

1.程序计数器PC：了解下一条指令的位置，顺序执行在原地址基础上自动加1

2.指令寄存器IR

3.指令译码器

4.时序部件

三、Flynn分类法：

依据两个指标：指令流和数据流

四、CISC和RISC：

五、流水线技术

1.概念：

执行一条指令：取指 分析 执行

未使用流水线：一条指令执行完三个环节再执行下一条指令(顺序执行) 有大量的空闲状态，及其浪费时间

使用流水线：每个环节结束就会执行本环节的下一个指令

2. 流水线计算：

流水线周期为执行时间最长的一段

流水线计算公式：一条指令的执行时间+(指令条数-1)流水线周期

理论公式：(t1+t2t+t3+…+tk)+(n-1)流水周期(80%用这个公式 无答案用实践公式)

实践公式：(k+n-1)流水周期(K：执行时间段)

3.流水线吞吐率计算：

流水线的吞吐率：=指令条数/流水线指令时间

流水线最大的吞吐率：1/流水周期

流水线加速比：S=不使用流水线的执行时间/使用流水线的执行时间

流水线的效率：流水线的设备利用率

E=n各个时间和/总的时间片Tn(部件)

每个工作段的时长相等，效率最高。

六、计算机层次化存储结构：

1.速度由快到慢(容量由小到大)：CPU、Cache、内存(主存)、外存(辅存)

cpu：有寄存器，容量极小，速度最快

Cache：高速缓存存储器，按内容存取(相连存储器)，速度快，不是必需 (单位多为：K,M)

内存：单位多为G

外存(辅存)：硬盘、光盘、U盘

2.Cache：

功能：提高CPU数据输入输出的速率，突破CPU与存储系统间的数据传送带宽限制。

除CPU(寄存器)外，cache速度最快，考试中求速度最快，有寄存器选寄存器，无寄存器选cache

Cache改善系统的依据是程序的局部性原理

Cache命中率： CPU读取到cache中所需要数据的概率

h代表访问Cache的命中率，t1表示Cache的周期时间，t2表示主存储器 周期时间，cache+主存储器的系统的平均周期为t3

t3=ht1+(1-h)t2;

(1-h)又称为失效率(未命中率)；

3.局部性原理：某一个时段集中访问某些指令或某一时段集中的读取某些空间数据的特性。

时间局部性：刚刚访问完的指令再次访问

空间局部性：访问一个空间后立即访问临近空间

工作集理论：工作集是进程运行时被频繁访问的页面集合

4.主存-分类：随机存取存储器RAM (掉电信息丢失) 、只读存储器ROM

主存-编址：把芯片组成相应存储器

5.磁盘结构与参数：

磁头定位到磁道的时间：寻道时间

等待读写的扇区转到磁头下方所用的时间：旋转延迟时间(等待时间)

等待时间=(平均定位时间+转动延迟)；

存取时间=寻道时间+等待时间

七、计算机总线：

根据总线所处的位置不同：内部总线、系统总线、外部总线

内部总线：微机内部各个外围芯片与处理器之间的总线；芯片级别

系统总线：微机中各个插件板和系统板之间的总线；插件版级别

系统总线：数据总线、地址总线、控制总线

数据总线：传输数据，32位计算机代表计算机的字是32个bit位，说明总线的宽度 是32个bit位，一个周期传输的数据量为32个bit位

地址总线：32位说明代表的地址空间是2的32次方，内存为4G

控制总线：发送相应的控制信号

外部总线：微机和外部设备的总线

八、系统 可靠性分析和设计：

串联系统与并联系统：

串联的可靠度R=R1R2R3*…Rn把各个子系统的可靠度相乘

串联的失效率(不可靠)：把各个子系统的失效率累加 (近似公式)

并联的可靠度：R=1-(1-R1)(1-R2)…*(1-Rn)1-各个子系统的是效率相乘

并联的失效率：1-可靠度

n模冗余系统：几乎不考

串并联混合系统：将各个部分求出可靠度累乘

九、校验码：

码距：一个编码系统的码距是整个编码系统中任意两个码字的最小距离

检错：找出错误

纠错：找出错误并纠正错误(通过加冗余信息实现)

通过增加码距来纠错。

1.在一个码组内为了检测e个误码，要求最小码距d应该满足：d>=e+1;

2.在一个码组内为了纠正t个误码，要求最小码距d应该满足:d>=2t+1

1.循环校验码CRC:(可以检错不能纠错)

模2除法

x的多少次方：X4+X3+X+1对应的是二进制对应的位置是1还是0，该方程生成的多项式是11011

原始报文在计算时要补(生成多项式的长度(二进制位数)-1)位0

CRC编码后： 经过模2运算后，将原报文后面的0换成余数。

检验：将编码后的报文对多项式进行模2得0就对了。

2.海明校验码：

2^r>=x+r+1;(x:信息位的位数 r:校验位的位数)

信息的海明校验码位于2^n位置

异或：相同为0，不同为1