华师在线秋季计算机,华师17秋《微型计算机技术》在线作业

华师《微型计算机技术》在线作业

|+ Y. F( ~* c: \) F一、单选题:【25道,总分:100分】6 u; T  D; ^) V/ }

1.8255A内部A组控制(    )          (满分:4)$ U$ |& M: e9 q! _

A. PA口和PC7-PC4    B. PA口和PC口

}, ?7 g2 I$ U* T    C. PA口和PB口    D. PA口" U- |: A9 {. M+ K* [

2.半导体存储器的种类很多,从器件原理来分分为(    )          (满分:4)

2 z: Y1 [2 N4 t) T/ M) w0 X    A. 双极型和MOS型存储器

- t2 Z! u0 U- l+ `8 c    B. 静态和动态存储器

. M% l, Z  D# g- Q8 a" v2 J    C. 随机存取存储器和只读存储器

& {: D( X5 t  M    D. 双极型和动态存储器# L) [- e* C8 E

3.8255A工作于方式1输出时，A口(B口)INTE中断允许信号是由(    )，C口置位/复位控制字设置的。          (满分:4)4 u. P& d: @- Q, O7 d7 H

A. PC5(PC2)! w: j1 S- n5 |* ?! m

B. PC6(PC2)+ B5 J! y0 _3 R2 r

C. PC5(PC3)* v% }* k6 S0 j8 a+ j# G- R

D. PC6(PC3)! r2 M1 C, s# {4 h

4.DMA传送结束由I/O接口向CPU发出中断请求，其目的是(    )          (满分:4)

+ _7 D9 J5 H4 I1 |( o    A. 让CPU 收回总线控制权

! n9 k  E& I! ?; b    B. 让DMA 控制器释放总线控制, C! j% R3 A7 H( Y

C. 让CPU 检查DMA 操作正确性3 t% u+ h# v, p  q  P

D. 让DMA复位，准备下一次DMA 传输) [" S. d, u) Q

5.欲使8086CPU工作在最大方式，其引脚MN//MX(MN/MX非)应接(    ) 电平          (满分:4)+ b! ]0 S( c0 v' {- [

A. TTLc  L) |; N5 Z4 f  ~/ l5 }

B. CMOS$ s  J, W# W, f3 U1 y

C. 逻辑低& s( @+ P- H. e% Z7 x) [

D. 逻辑高

; T3 D9 \+ U, }1 ?% ]5 [0 v1 ~* Z6.采用DMA方式传送数据时，每传送一个数据就要占用(    )的时间。          (满分:4)# J) i+ v4 E4 D' p

A. 一个指令周期+ d6 p0 P5 G7 b( j

B. 一个机器周期

. @$ E% i  y( U    C. 一个存储周期

, Z. K' R0 n1 h7 M2 c' ]2 ~' E& L    D. 一个总线时钟周期) I5 e  J7 [, x7 t, P4 ^

7.某微机有16MB内存空间，其CPU的地址总线应有(    )条。          (满分:4)

0 y0 Y- K4 ?: H/ U1 e+ M" i    A. 163 w8 w5 X  ~9 M

B. 28

$ x% r* U1 x9 a$ _. W4 ]7 P0 }    C. 20% P" F" ?8 @' r, f9 H& U& P

D. 24

$ U3 Y$ k8 S$ d8.存储周期是指(    )          (满分:4)# w' y/ Q" Y9 I3 T) _6 b# y: z1 O. B

A. 存储器的读出时间

8 [/ |" G; @* T" e, Y  }, l9 V- @    B. 存储器的写入时间$ f. q& A3 N" `- o4 f- Z

C. 存储器进行连续读和写操作所允许的最短时间间隔

# ]4 c7 D6 r  q$ N    D. 存储器进行连续写操作所允许的最短时间间隔

- |0 v# X9 u* ^9 n3 G: U, m9.从8086CPU的内部结构上看，其是由(    )两部分组成。          (满分:4)

9 R/ n- c  Q% R    A. 控制器和20位物理地址加法器3 Z6 i/ J  R. |# u! W/ H, k5 k

B. 运算器和总线接口

% g3 D5 t, `4 \! l1 A    C. 执行单元和总线接口单元

* P5 B! j8 o3 w/ h4 R    D. 控制器和运算器

1 H' F- H) P/ I! X6 I" |10.当8255A的端口A、端口B均工作在方式0的输入方式时，端口C可以作为(    )用。          (满分:4)

, B2 f4 m5 ~/ S$ i& e' B- T. s    A. 两个4位I/O端口或1个8位I/O端口

- }. [1 F: m% b    B. 状态端口

" s" o3 C' D) g+ y9 w* f0 w1 e* A' v    C. 部分引脚作端口A、端口B的联络信号

G0 p  M, C: i, O    D. 全部作联络信号

2 s: L+ [  r( ?5 V11.CPU对DMA控制器提出的总线请求响应要比中断请求的响应快，其原因是(    )          (满分:4)

. L* s3 d2 p+ A( f3 J6 Z! c( n/ F7 @    A. 只需完成访内存操作

( Y$ m2 k1 v4 L  h/ u4 ?    B. 只需释放总线控制权& j0 g4 z6 z3 V7 d$ q0 n% t

C. 无需保留断点现场

) G1 E2 w' }! N# e2 y7 [& h8 @5 s    D. 有硬件DMA控制器( B  d. A# t5 A( a  U0 l

12.8255A C口有一个(    )          (满分:4)% O3 ^: e/ _4 q2 j

A. 8位数据输入缓冲器和8位数据输出缓冲器

. r7 l, \; N9 U% F" k    B. 8位数据输入缓冲器和8位数据输出锁存器' u& i7 `7 @, C2 i

C. 8位数据输入缓冲器和8位数据输出锁存/缓冲器

- K! B. p$ f% a1 l% T! k0 n    D. 8位数据输入锁存/缓冲器和8位数据输出锁存/缓冲器

J+ c1 e# Q6 l' Y$ G13.8255A A组工作于方式1，B组工作于方式1,A口输入，B口输入，PC7、PC6输出，设计工作方式选择控制字为(    )          (满分:4)

$ ]  ^# B. C: d' J    A. 00111110B

- D7 S4 G; @" o) J9 U7 [1 R    B. 10111110B

7 T: V; i2 u2 Z. x  m$ ^( w- B    C. 00110110B

7 ], Q' v/ H* Y% r2 p6 h    D. 10110110B

5 G- x0 H/ O8 N4 o14.微处理器读/写控制信号的作用是(    )          (满分:4)

( u+ V/ W7 _0 {, o) Y8 Q$ E6 T& g    A. 决定数据总线上的数据流方向

3 y9 M% Y9 r  Z: e1 T    B. 控制操作(R/W)的类型, C$ j4 b- e/ |' g

C. 控制流入、流出存储器或I/O接口信息的方向+ Z, d+ R" [( j) f( {

D. 以上的任一作用! X9 l) l: L4 @" _, U* S! z! }

15.CPU响应二个硬件中断INTR和NMI时相同的必要条件是(    )          (满分:4)

* q9 F. b& F$ V- R4 j    A. 允许中断; u$ Y5 a4 \4 k6 F6 ~, D

B. 当前指令执行结束* h1 S: F; m6 C" T

C. 总线空闲* l2 O+ p! b5 X! M; j

D. 当前访问存储器操作结束1 o' q) {9 s; P1 H$ U( S# k

16.8255A A、B组工作于方式0，A口输入、B口输出设计工作方式选择控制字为(    )          (满分:4)- G. `- j1 Z- O

A. 10010000B

% D9 @- K  n/ N: t0 ^    B. 00010000B

a- O) f1 U! p# y( c    C. 10010010B

# d8 }# D! ]7 Q    D. 00010010B

9 W) A) E9 R9 i3 K% A: a% y' w17.若用6264SRAM芯片(8K×8位)组成128KB的存储器系统，需要(    )片6264芯片。          (满分:4)

7 u6 c0 t7 ?" G: k7 p    A. 166 s3 P1 V& V; m& U; c0 Y; x/ ?9 }

B. 24# G& \+ Z9 g1 P8 X) ~, J8 n

C. 32$ a" P' r2 ~+ G$ U2 r" [

D. 64* S. s( x) {+ N" b

18.Intel 8253/8254 有(    )个16位计数器通道。          (满分:4)

+ g4 o4 h" e; n" ?0 l    A. 1

+ l& c: \, B# [. t$ ]0 o4 F    B. 2

) |& \# Z; t/ J3 j( \& B7 \    C. 3, P* r# |6 Z: x8 t$ q

D. 49 ]. }3 ~1 ]) ~

19.8253/8254计数器工作期间，CPU重新对定时器编程是(    )          (满分:4). z, _. I/ _+ J

A. 任何情况下禁止的/ p& ?! ^- u: U  M" [

B. 任何情况下允许的，且影响当前计数. e; Z( g( g% L- L6 m; V6 s6 x* N6 z

C. 任何情况下允许的，且不影响当前计数

! v8 `" Q8 D) w& y3 u# H    D. 任何情况下允许的，且影响程序随方式而变, {  |4 l' `- p; V, e# g

20.8255A A组工作于方式0，B组工作于方式1，A口输出，B口输入，设计工作方式选择控制字为(    )          (满分:4)# Q* M" [" n, L7 I' _

A. 10000100B

# X+ Q' H; K& Y( w2 c; m2 d7 Y    B. 00000110B

! P8 A6 }7 f! T. U" l    C. 10010000B

5 [  M9 J/ A6 t1 g    D. 10000110B1 a. A0 D' K$ U4 Q% ]5 W0 R: i

21.计算机系统中的存储器系统是指(    )          (满分:4)" D5 s4 l6 v4 x: K& c5 i& U

A. RAM, ~4 z9 E  A/ z$ c& g0 n

B. ROM

( `& t+ t% m# z$ K: T4 v    C. 主存储器

R/ x, f4 V8 I: O    D. 内存和外存! E; Y' M% H& t( H: S! {* M+ J

22.基本的总线读周期需要(    )个T状态.          (满分:4)& _! R4 k, k; g6 D

A. 1个

7 T# v$ Z2 P7 h1 l( ^* K) q# w    B. 4个+ L: O/ _, v" D* A% X, n* p3 ?

C. 5个

k% v% s; {! N1 x& a( \    D. 不确定

: Q' S9 I' v3 B1 h1 q" a23.8255A A、B组都工作于方式0，A口输出、B口输入，PC7-PC4输出，PC3-PC0输入设计一工作方式选择控制字为(    )          (满分:4)

& ?( i8 w3 N6 A% ?/ ?    A. 10000011B$ ?! U; b6 K" r- g( M- z0 r" V

B. 10000010B. z9 |  E6 `, W) o( p5 v; [

C. 10000111B

7 N1 n$ a& z0 b2 n3 [# F    D. 11000111B

5 @9 B; o* z- x" y24.IBM-PC及其兼容机具有(    )I/O空间          (满分:4)

, M. C; Z7 @8 ]1 d  @; z/ ]6 ?    A. 统一编址的1MB2 q2 e/ E) O+ Q1 e, y' X4 ]$ U4 N

B. 统一编址的1KB0 g8 R% @/ p4 [3 V! z% w

C. 独立编址的1KB2 T: @" E$ l$ Q+ {% Y! b

D. 独立编址的1MB

! w: D3 d3 }6 h. y3 h" i& Q" l25.8255A内部B组控制(    )          (满分:4)# ~  G% C0 E. C. P' t2 h

A. PA口

! B1 M! E! p& k5 ~  r+ p: [    B. PB口

5 w% l: B. ]! |& Y5 r% }    C. PB口和PC口; C: Q& Q1 B% W0 |; s

D. PB口和PC3-PC67 i% m1 ^$ ?' ^' {# c

8 s5 |* e( o; ?* u8 X" R% z

8 @3 ?- a/ s" b/ c) J