华师17春《微型计算机技术》在线作业答案
5 I# I# L- L$ s5 W0 T1 j
; _+ \8 \" ~; r附件就是答案，需要的可以自己下载，下载相关问题参考帮助中心说明7 Q: X% {" A$ S$ e* W
3 r/ @5 L8 T2 u/ w
一、单选题：
" ~* g) [0 Z1 l/ j( w2 }; {# d1.异步通信传输信息时，其特点是( ) (满分:4)
& c3 q) y7 h5 A7 e8 h6 z A. 通信双方不必同步
8 R3 s$ X: d- q( q/ S/ T2 R B. 每个字符的发送是独立的6 X( [$ i: u g8 ]
C. 字符之间的传输时间长度应相同
; ^8 O( Z/ q# z4 V7 N1 { D. 字符发送速率由波特率确定
8 y1 {* _0 H+ h2.8255A A、B组工作于方式0，A口输入、B口输出设计工作方式选择控制字为( ) (满分:4); |7 E# G/ P2 k
A. 10010000B3 D* D; |2 E6 U0 \1 [1 f
B. 00010000B
3 I$ r% X& B$ X! \- r C. 10010010B
5 C# F- a* @: T2 G" H" H4 @ D. 00010010B/ x2 H% b( N4 X! k' g4 ?- t
3.8255A A、B组都工作于方式0，A口输出、B口输入，PC7-PC4输出，PC3-PC0输入设计一工作方式选择控制字为( ) (满分:4)
6 e& O9 n7 }9 n2 G3 j2 z$ J' q A. 10000011B) s" s1 }! M, s7 j6 L
B. 10000010B; r& n1 L4 e0 y; |
C. 10000111B
& s. w4 z4 E z5 ^ D. 11000111B
" s' J( W3 N: ^2 x& I! A5 G4.8255A工作于基本输入/输出方式下，输入和输出数据( ) (满分:4)
: a5 W% f* s0 I/ Z1 Y0 o A. 输出数据锁存，输入数据不锁存
3 S5 o0 I. e6 e; L' a B. 输出数据锁存，输入数据锁存s6 v( z' R# L+ H% |" u
C. 输出数据不锁存，输入数据锁存
, i' n; ~% I5 E% a# W' t D. 输出数据不锁存，输入数据不锁存
& E& m% y0 x: M# |5 s0 h5.在两片8259A级联的中断系统中，从片的INT端接到主片的IR5端，则初始化主、从片ICW3的数据格式分别是( ) (满分:4)
* x6 O q T9 U4 Z A. 05H和20H: P0 i) M& g; f: k
B. 50H和02H$ N4 g: T% b R) r, }- w
C. 02H和50H4 K) ?( N+ G9 T( U- M
D. 20H和05H
! \; e9 h: [6 l6.计算机使用总线结构的优点是便于实现积木化，同时( ) (满分:4)
d6 Y6 Q' B' Y A. 减少了信息传输量2 @' U/ o- F: {. ^; g2 u' Y6 h
B. 提高了信息传输速度
3 _1 I) D2 y( U4 R- C' A0 c" d C. 减少了信息传输线的条数( h5 Z- N5 h% m& Z- r
D. 两种信息源代码在总线可同时出现# `/ F' z6 h+ n5 `- L! j
7.8255A A组工作于方式0，B组工作于方式1，A口输出，B口输入，设计工作方式选择控制字为( ) (满分:4)j5 u. `7 f: j0 f3 c2 c, |0 y. l1 l7 R
A. 10000100B
( G+ y$ Z$ a( v1 O! r$ W& Q9 o( ~无忧工作室ap5u.com专业提供远程教育辅导, ?* p2 B' @' V% H/ V- R
9 t: `3 n8 w) k+ L4 G B. 00000110B3 O0 C0 G3 K1 D, Y* }
C. 10010000B+ R: f1 E* }. B( E$ k" h, k; \
D. 10000110B/ ?& v* m; q6 h: A
8.8255A C口有一个( ) (满分:4)
! \8 E3 I1 f. c+ Z1 J A. 8位数据输入缓冲器和8位数据输出缓冲器
5 E* U( t4 p$ L Y; J- u B. 8位数据输入缓冲器和8位数据输出锁存器9 H4 ` t; }7 K% R$ G# Z
C. 8位数据输入缓冲器和8位数据输出锁存/缓冲器
9 B) [7 j7 u/ m& V3 q D. 8位数据输入锁存/缓冲器和8位数据输出锁存/缓冲器$ e0 j8 [$ w% Y; x+ q" {
9.可以用( )信号作为地址锁存允许信号 (满分:4)% M( @0 o/ b8 S1 k3 Q* H: |
A. BHE
7 p& }) D0 y3 q6 \% W. W/ c$ F B. ALE6 c" c8 }3 K+ P9 U. i2 Q
C. DT/R0 ]. j* X7 D4 u( D* p
D. DEN2 f/ m2 V4 K3 m) Y0 ~
10.8255A工作于方式1输出时，A口(B口)INTE中断允许信号是由( )，C口置位/复位控制字设置的。 (满分:4)
& q' }2 g1 k$ v A. PC5(PC2)
8 y; \( m+ Z" Q4 g3 v B. PC6(PC2): D9 @0 @/ P6 r. q4 u) J$ `5 c
C. PC5(PC3)
/ V" g+ H; O" b D. PC6(PC3)
8 J0 x, |, I; k$ W5 g11.欲使8086CPU工作在最大方式，其引脚MN//MX(MN/MX非)应接( ) 电平 (满分:4)) w5 J3 B0 G) T( U; O& x
A. TTL% Q0 M9 V" a w# O3 |. W. {- ?
B. CMOS% O* ]4 _; C5 ~9 E2 K9 x
C. 逻辑低/ z; U" ~* G& u4 y; i& M9 [. h
D. 逻辑高' `: X! s' d7 K( q' s1 L
12.与外存储器相比，内存储器的特点是( ) (满分:4)
4 V4 r" @9 o' J A. 容量大、速度快6 m3 ^& _$ k+ v) c7 n9 C
B. 容量大、速度慢
) x% ^; x7 q: l C. 容量小、速度快
& A3 J: J0 V* J, P& W D. 容量小、速度慢+ X1 k7 K6 |5 `: [9 G
13.半导体存储器的种类很多,从器件原理来分分为( ) (满分:4)
7 M1 X* h5 \' M. M8 |7 M5 {- H: y A. 双极型和MOS型存储器
& a9 p! t/ A+ ?! m+ O& _ B. 静态和动态存储器1 L6 ~" c% ~- F) p* f
C. 随机存取存储器和只读存储器) b4 Q" l% b h, c* t; v" _' @
D. 双极型和动态存储器
% ?+ |$ P% i7 l14.完整的计算机系统应包括( ) (满分:4)/ F) ^( Y. F C% ~8 p
A. 运算器、控制器、寄存器组、总线接口
0 a. {! A7 ?$ {1 q0 n) t A2 c, _ B. 外设和主机
9 H0 f9 F# i9 U, u C. 主机和应用程序
( D+ L0 G* R& [) s5 A4 m) j D. 配套的硬件设备和软件系统
: B g4 W2 o. J! W3 W& Y" d* Z15.8253/8254计数器工作期间，CPU重新对定时器编程是( ) (满分:4)% k" @0 I* m# j
A. 任何情况下禁止的
, W" z: \! y# Y' ]0 }! U B. 任何情况下允许的，且影响当前计数
' `! n J" l$ Q5 r# [$ ^ C. 任何情况下允许的，且不影响当前计数
& P. I( X; m5 k" {7 ]& N* e; T D. 任何情况下允许的，且影响程序随方式而变( L- ~# O! [0 c: s' D4 e
16.8253是一种( )计数器。 (满分:4)
- b8 @9 J" h: s4 x0 @ A. 减12 b; t4 t9 G1 ?# u6 t
B. 加1
. T/ \& ?( ~3 k+ G1 L C. 减2* C2 ] Z. g% X- B7 }" D
D. 加2
) ~1 L# K3 \ H: Y7 f17.当8255A的端口A、端口B均工作在方式0的输入方式时，端口C可以作为( )用。 (满分:4)
1 p1 Y% \# ^3 G/ ^) F A. 两个4位I/O端口或1个8位I/O端口
, D ~. f; V7 z B. 状态端口# U4 N% V/ b+ v" L* A# x9 A y
C. 部分引脚作端口A、端口B的联络信号
5 H1 [' z6 }3 E) Y D. 全部作联络信号
0 @6 O& y# G+ D3 l18.存储周期是指( ) (满分:4)% R: e( J+ ~: V8 t3 g
A. 存储器的读出时间
! c' M( d I* m Q B. 存储器的写入时间
+ _. x7 B# J! k/ m& |, T+ b0 B6 u C. 存储器进行连续读和写操作所允许的最短时间间隔6 l$ N! n7 b: s( Y/ t! R4 J/ r
D. 存储器进行连续写操作所允许的最短时间间隔
7 }* V6 X9 ^4 X& t6 t5 f# T6 m19.8086/8088CPU响应硬件中断INTER请求的必要条件除IF=1外，还需满足( ) (满分:4). ]. m6 z; C" N* L% h }
A. 访存储器操作结束4 G% f( |2 `4 V1 A) v3 v& E
B. 当前指令执行完
( l/ B0 F {$ V, {* G4 T* N C. 无软件中断请求8 X* N B' \: j. m! y% B4 P k# I
D. 无内部中断请求
' y+ k4 B* c& h( g; U20.DMA传送结束由I/O接口向CPU发出中断请求，其目的是( ) (满分:4)2 W1 S. t" d1 o- u# u. M" f/ D+ w
A. 让CPU 收回总线控制权
0 j8 [* `, n$ L. E+ B) }+ w B. 让DMA 控制器释放总线控制
- q3 U; g9 M9 D v' ~& I C. 让CPU 检查DMA 操作正确性) E U4 R* Y i/ K: Z% f7 N" p
D. 让DMA复位，准备下一次DMA 传输
" g( X% h3 m. }- q- b' d3 ^ C7 C9 Y21.8255A A组工作于方式1，B组工作于方式1,A口输出，B口输入，设计工作方式选择字为( ) (满分:4)5 a: V2 j3 T" p e% @- P
A. 10110110B! `; q7 j7 W4 y# o5 d% ^
B. 00110110B
1 }4 Y3 f. G% z N" A$ w5 _) K C. 10100110B
% F: L4 h8 R5 I: I" c# I, @! F D. 10100100B" ~ A" M, E+ U; g
22.8255A内部A组控制( ) (满分:4)- O6 d/ e4 W6 Y& Q' C Z
A. PA口和PC7-PC44 ]# B1 m1 Y. W/ {$ G
B. PA口和PC口0 U' B* M8 E0 f, b2 m5 }' n, @
C. PA口和PB口: D8 c" G3 e3 l' L9 [
D. PA口) d6 r& K1 B9 x9 I
23.在进入DMA工作方式之前，DMA控制器当作CPU总线上的一个( ) (满分:4). S4 m) C- [" A+ a$ ^
A. I/O设备
4 c; N) g1 N/ E, z% r B. I/O接口7 k: h1 _# }# n4 K. Q9 E; f5 f
C. 主处理器
3 W: F. h* M" Q& k D. 逻辑高) ]+ J1 J6 t8 o& h2 T
24.若用6264SRAM芯片(8K×8位)组成128KB的存储器系统，需要( )片6264芯片。 (满分:4)
8 ?/ X: v& H) W1 I# m" Z: x4 V% L: X2 { A. 16
& d$ P3 [. N) o: ^3 h B. 24/ c3 j; @$ S' \
C. 32
- d7 o! T$ H: T" W, \ D. 64
# y0 n8 M9 p+ r1 R: j* j25.基本的总线读周期需要( )个T状态. (满分:4)6 Y* T. x* ~/ a$ c% V
A. 1个
9 e4 }$ i+ [8 K) [+ p; A+ ?4 W B. 4个+ u @- u! F0 l9 t1 _. s
C. 5个$ N8 [6 @) \) i& T5 c1 e" B0 n
D. 不确定
$ {. X5 L# t. `: i& ~6 N3 U转载请注明出处无忧答案网www.ap5u.com- a# [' ?/ h+ n$ e1 Q; I" Q' F
& G3 [8 ?( U! W" g0 W) u' w) [
61万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
