华师《微型计算机技术》在线作业+ y: h% W- x4 j; Q8 ?& U; w
一、单选题:【25道,总分:100分】4 g6 o4 p* X; {9 ]: [7 I# [, X9 r$ R9 Q
1.8255A内部A组控制( ) (满分:4)* l' D! ?+ c7 a5 }) f
A. PA口和PC7-PC4 B. PA口和PC口
: U& i6 j7 D; m1 q C. PA口和PB口 D. PA口
$ e( ?( V, l1 \* g) m* r6 y1 g/ s2.半导体存储器的种类很多,从器件原理来分分为( ) (满分:4)3 i. J+ a, X4 n4 N2 n) M& A
A. 双极型和MOS型存储器
: ^) W6 [1 D! g& X5 P7 Z B. 静态和动态存储器1 C% L, p: C+ G% g; u
C. 随机存取存储器和只读存储器! c% K+ P1 l6 v$ o& a5 P$ R
D. 双极型和动态存储器
7 D8 |5 S( N# _ T3.8255A工作于方式1输出时，A口(B口)INTE中断允许信号是由( )，C口置位/复位控制字设置的。 (满分:4)
8 }0 v( @" w; v+ S A. PC5(PC2)
$ @- r5 Q0 A/ |) V- e( N B. PC6(PC2)
/ r7 @1 q `0 { G! ]* p7 U C. PC5(PC3)
; w2 i7 P i0 T7 }+ s1 F D. PC6(PC3)( p) ?( S/ n$ V+ g- @/ w
4.DMA传送结束由I/O接口向CPU发出中断请求，其目的是( ) (满分:4)4 H! {+ j9 g" d$ S" ^ I
A. 让CPU 收回总线控制权
3 O+ i* ~% H1 Z2 y K B. 让DMA 控制器释放总线控制$ a4 M* h I' M( n
C. 让CPU 检查DMA 操作正确性$ y; A% `# h4 m/ }1 F: t
D. 让DMA复位，准备下一次DMA 传输
% m, t4 w* [9 ~4 d" Q, [" B5.欲使8086CPU工作在最大方式，其引脚MN//MX(MN/MX非)应接( ) 电平 (满分:4)p4 i8 [1 e9 d9 I( H& j& `
A. TTL
1 j4 A( r* W7 Z' p r B. CMOS9 m* I T: ^' x- @# ]0 D; _# ^
C. 逻辑低( Q5 f: K% j6 }7 ?# c: u& F& I
D. 逻辑高
. k$ g( t7 G5 w, M: O8 x- H6.采用DMA方式传送数据时，每传送一个数据就要占用( )的时间。 (满分:4)) v) n; J5 D/ Z g3 G
A. 一个指令周期" l5 n4 u, q( V6 r/ s
B. 一个机器周期
; T8 I0 u. s3 Z J9 | C. 一个存储周期
! C# U+ m# B4 R3 s D. 一个总线时钟周期
5 x! T( b$ j; p# o9 M+ |7.某微机有16MB内存空间，其CPU的地址总线应有( )条。 (满分:4)
, l2 Z' b; F0 [+ u A. 16" {9 O8 o9 p! G# X, q$ Q
B. 28\ P/ _" Z! C- G5 |
C. 20
9 o/ A w5 c8 U& z* J D. 24
9 A3 t& k- l* ^% N: J7 E; K5 r8.存储周期是指( ) (满分:4)
' ~$ ^5 E3 T! Y; S0 g% y A. 存储器的读出时间. y, H- E0 a0 B2 Z# g7 P1 M# r9 E' ~
B. 存储器的写入时间" {8 y3 G: Z! T! s4 D& ] d
C. 存储器进行连续读和写操作所允许的最短时间间隔8 X, r7 l# j& G* u) H" [
D. 存储器进行连续写操作所允许的最短时间间隔2 Q0 u! \9 X! O) C+ G0 `
9.从8086CPU的内部结构上看，其是由( )两部分组成。 (满分:4)
: g3 V; _. F. l6 X0 X A. 控制器和20位物理地址加法器
, P q" Y) M8 d# l7 q6 u B. 运算器和总线接口
/ S' _' [9 q$ ` C. 执行单元和总线接口单元5 o" z! K$ E% V/ i& H. |
D. 控制器和运算器$ M4 ~( t8 m- y! e( a0 I7 Q, H
10.当8255A的端口A、端口B均工作在方式0的输入方式时，端口C可以作为( )用。 (满分:4)& o6 B% v! g# f& D$ ?* {
A. 两个4位I/O端口或1个8位I/O端口m) {1 H+ ^/ P% t4 i. e
B. 状态端口
( ~- Y7 d4 a' E0 D: o6 q* L C. 部分引脚作端口A、端口B的联络信号# q. M6 y9 y. |/ m
D. 全部作联络信号
* J' V: W" `' w9 l$ P1 ~11.CPU对DMA控制器提出的总线请求响应要比中断请求的响应快，其原因是( ) (满分:4)% O- @0 c- m3 F7 H% D' M( l
A. 只需完成访内存操作+ T* u/ ]! s) E
B. 只需释放总线控制权1 P4 I$ K9 I, G; U; B! r
C. 无需保留断点现场8 J: C2 K" F' g4 @0 p! i
D. 有硬件DMA控制器4 ?! b/ Z" W/ N( h0 T
12.8255A C口有一个( ) (满分:4)+ q( ^' D4 s6 ]4 d
A. 8位数据输入缓冲器和8位数据输出缓冲器5 S4 l" `# p+ \* ^/ o/ `6 d3 N; M; |
B. 8位数据输入缓冲器和8位数据输出锁存器7 g' f* H$ f. @+ X
C. 8位数据输入缓冲器和8位数据输出锁存/缓冲器
# a3 x3 _# o' M/ x( M& P& u D. 8位数据输入锁存/缓冲器和8位数据输出锁存/缓冲器
; \: g0 k& v1 i# C1 d/ W1 Q13.8255A A组工作于方式1，B组工作于方式1,A口输入，B口输入，PC7、PC6输出，设计工作方式选择控制字为( ) (满分:4)
. t6 q* L; y/ c% b0 d! m A. 00111110B( h; Z$ x; E. v l
B. 10111110B6 Q r9 h C9 a3 G% O0 b
C. 00110110B
5 t" o- R$ S$ }" C0 g5 h D. 10110110B/ Z( w0 D5 q% [7 ~1 W/ \4 E8 N+ L
14.微处理器读/写控制信号的作用是( ) (满分:4)
3 J, s A" Y& B0 r; A A. 决定数据总线上的数据流方向
5 v) q4 p* l2 k1 h9 q B. 控制操作(R/W)的类型; R A+ S; r, \$ d
C. 控制流入、流出存储器或I/O接口信息的方向6 v# `- _2 _' h0 d7 J7 F7 }
D. 以上的任一作用: H2 w2 [! T% `- h( s
15.CPU响应二个硬件中断INTR和NMI时相同的必要条件是( ) (满分:4)$ F3 {' f7 u) k
A. 允许中断
9 T. ^" z3 f0 S) [8 f B. 当前指令执行结束# q, z( o2 Z) R4 y( [6 d
C. 总线空闲9 y" R+ X" y" a3 J, U
D. 当前访问存储器操作结束2 R. k7 g3 V9 {) R
16.8255A A、B组工作于方式0，A口输入、B口输出设计工作方式选择控制字为( ) (满分:4)
0 t' T* }$ m) K( p. n9 U; W+ U A. 10010000B
6 @* A2 }+ X3 I/ C B. 00010000B
% a$ y' z( \ D/ K; y4 {' F% `4 x, W C. 10010010B* J* [ @* w/ t8 I. Q# e
D. 00010010B1 Y7 g8 a7 k, Z/ D& U
17.若用6264SRAM芯片(8K×8位)组成128KB的存储器系统，需要( )片6264芯片。 (满分:4)2 _8 }6 ~4 m* s# X* ^
A. 16
& \9 l/ M9 T5 C) m B. 248 V+ F' S, s; @" \4 ~1 {8 ]2 M
C. 32
# u" M( ?) ]! ~ f; T; U D. 64) W* Z1 l3 Y/ W2 U; H
18.Intel 8253/8254 有( )个16位计数器通道。 (满分:4)9 o/ W! Q! I" a. P
A. 1
6 q. g8 Z5 m2 Q- i( O B. 2
/ U4 t* c9 o2 v' \3 k: u+ h C. 3
) a* g; y3 ?/ ~7 f4 t( W D. 4
) j. s4 ?" F( A6 ]19.8253/8254计数器工作期间，CPU重新对定时器编程是( ) (满分:4)
0 Y1 l+ {5 W; M/ }3 e A. 任何情况下禁止的
( ?3 ` a. \' s+ Z9 i- P1 G B. 任何情况下允许的，且影响当前计数+ Q7 g3 \2 g3 c& g+ X3 u
C. 任何情况下允许的，且不影响当前计数
, X; t, ]) F8 D* N6 B" Y. p, f# e6 A D. 任何情况下允许的，且影响程序随方式而变
( {/ x5 ?, A0 S- E6 A20.8255A A组工作于方式0，B组工作于方式1，A口输出，B口输入，设计工作方式选择控制字为( ) (满分:4)
) v( ` Z0 F9 t( M k' x- _3 G A. 10000100B
. C {9 @: @; I* i5 B B. 00000110B9 a- y! W- E( W# ?0 K
C. 10010000B" _0 V) ^0 q% g1 Y
D. 10000110B4 \+ a" f7 o4 }4 y& B: i
21.计算机系统中的存储器系统是指( ) (满分:4)
. n. H, V* B) ?) i A. RAM- r; g9 Y# Q' M2 ?, ]
B. ROM8 l8 h8 a7 Z0 t% E
C. 主存储器
; V+ v/ C- W* ?; [! L2 r- w4 Y9 [ D. 内存和外存
2 j# v% s# b2 M8 `- P6 `22.基本的总线读周期需要( )个T状态. (满分:4)
& V0 k V4 T; I1 P( \ A. 1个5 D' @7 ]( E% Z7 z# a! L
B. 4个
, C( v& z0 g3 }, u3 [0 h, ] C. 5个
# N! Q* S3 ~: }3 Z1 F8 ~ D. 不确定. I3 x4 w3 B5 j. f
23.8255A A、B组都工作于方式0，A口输出、B口输入，PC7-PC4输出，PC3-PC0输入设计一工作方式选择控制字为( ) (满分:4)
8 v. n6 o& l8 Y* o A. 10000011BF, k( C& [( C7 u) B
B. 10000010Bk4 L+ O. A4 ^0 L+ O* {& J1 m
C. 10000111B
6 H0 ^4 l8 {4 j9 p6 {" u D. 11000111B. c* ?! B" O$ f6 O* R
24.IBM-PC及其兼容机具有( )I/O空间 (满分:4)( ]/ A5 j7 [' f) s/ y# `
A. 统一编址的1MB/ [& i9 Z% R F2 I: K6 D+ O
B. 统一编址的1KB/ f7 z4 ]& {6 r# @
C. 独立编址的1KB- F: }. P: `' F/ S: G$ Y
D. 独立编址的1MB" B' c; T) D4 z% u. q" b# k
25.8255A内部B组控制( ) (满分:4)8 C* U( n# E" d" ]. k- H
A. PA口
; s+ ~) @4 n" [! ]; L4 F B. PB口( l. H, h$ N0 X$ H, H, ?
C. PB口和PC口
0 z& Y4 s! v" G9 D D. PB口和PC3-PC6
# W, A; L0 g% A& U# Z: W" H! a9 ]+ y- c
% Y: F4 |' n- m9 v+ x
6604
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
