在OrCAD Capture中进行多个相同功能模块电路原理图设计时,可以采用层次化原理图设计,使用以下步骤。(前一次的操作在DRC时会有告警)
1 在所需的顶层设计页面上使用Place hierarchical block功能,可以使用如下图箭头所指的快捷功能按钮,也可使用菜单栏中Place->Hierarchical block。
2 在弹出的窗口中Reference键入功能电路的参考名称,Implementation Type选择Schematic View,Implementation name键入实现功能电路模块名称,设置如下图。然后点击OK。
3 在所需功能电路模块设计页面中拖出功能电路示意框。
4 双击功能框,键入实现功能电路名称,点击OK。
5 在新的设计页面中设计所需电路。
6 添加需要的Hierarchical Port。
7 更改Hierarchical Port属性。双击对应的Hierarchical Port,在弹出的页面Type中更改Hierarchical Port属性,并保存(Ctrl + S)
8 得到子电路图
9 回到功能模块中,选中功能模块右键,点击Synchronize Up,
10 Ctrl + C、Ctrl + V,进行电路设计
11 注解。可以使用在Annotate中执行Reset part references to “?”后,勾选Refdes control required,然后在右侧的Start Value中键入每个功能模块电路的注解开始值,在End Value中键入注解结束值。