华为芯片设计面试题_2019年HUAWEI秋招IC设计笔试题

本文提供了2019年华为秋季招聘IC设计笔试题目,涵盖了数字电路的基础知识和Verilog HDL编程相关问题,包括二进制数表示、时序逻辑电路、复位检查、FIFO设计、异步设计的危害、信号处理方法等。通过这些题目,读者可以了解IC设计的基本概念和技术要点。
摘要由CSDN通过智能技术生成

表示任意两位无符号十进制数需要(C)位二进制数

【A】6

【B】8

【C】7

【D】5

时间尺度定义为timescale 10ns/100ps,选择正确答案(B)

【A】时间精度10ns

【B】时间精度100ps

【C】时间单位100ps

【D】时间精度不确定

时序逻辑电路不仅与输入有关,还与原来的状态有关(A)

【A】正确

【B】错误

同步复位需要进行Recovery和Removal检查,异步复位不需要进行(A)

【A】正确

【B】错误

异步FIFO设计中,满信号由写时钟产生,空信号由读时钟产生(A)

【A】正确

【B】错误

以下关于False-Path正确的是(C)

【A】一般异步电路可以设置为False-Path

【B】两个不同频率的接口一定可以设置为False Path

【C】一般异步复位可以设置为False Path

【D】一般模拟IP和系统的互连接口都可以设置为False Path

下面是一个什么样的电路?(C)

always@(posedge clk or negedge rst_n) begin

if(rst_n == 1'b0)

a<=2'b0;

else if(b>2'b0)

a<=b;

end

【A】综合为Latch

【B】带同步复位的D触发器

【C】带异步复位的D触发器

【D】组合逻辑

对于信

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值