- 博客(160)
- 资源 (11)
- 收藏
- 关注
RSS订阅
原创 esp32系列(11)：ESP32 IDF平台 mpu6050 DMP 驱动移植及测试上位机开发
ESP32 IDF平台 mpu6050 DMP 驱动移植及测试上位机开发
2022-03-15 15:02:04
14498
19
原创 XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习
这里只学习DDR3 和 DDR2 SDRAM Memory Interface。1 简介Xilinx 7系列FPGA 存储器接口解决方案（MIS）IP核 组合了 预先设计的控制器（pre-engineered controller） 和 物理层（physical layer，PHY）接口。这个物理层接口连接【用户设计】或【AMBA AXI4（Advanced eXtensible Interface 4）】接口的DDR3、DDR2 SDRAM器件。2 IP核自定义2.1 设置IP核参数2.1.1
2021-11-28 22:41:56
7851
原创 XIlinx MIG 控制DDR3 SO-DIMM内存条（一）：内存条SO-DIMM规范与内存颗粒时序参数
调试DDR3 SO-DIMM 陆陆续续花了好几天，其中的过程比较坎坷。为了避免后面调试的朋友再次踩坑，决定从拿到板子和内存条开始到调试成功中的一些步骤线性的记录下来。1 内存条上标识的含义拿到一块内存条，让我们用FPGA去控制，可能一开始挺茫然的。以我使用的内存条型号为例，先观察外观：1.1 内存条标识正面标签写了：4GB 1Rx8 PC3L - 12800S - 11 - 11 - B2看看板卡原理图内存条插槽几个引脚，不同引脚数对应的规范不一样。这是"204-Pin DDR3 SDRAM U
2021-11-28 22:32:57
6586
原创 深扒“亚稳态”的底裤，从MOS管到CMOS门电路，再到亚稳态分析
目录1 从MOS管原理学起1.1 N沟道增强型MOS管：1.2 其他3种类型MOS管2 CMOS组成的门电路2.1 CMOS反相器2.1.1 电路结构2.1.2 动态特性2.2 其他CMOS门电路2.2.1 CMOS与非门2.2.2 CMOS或非门2.2.3 CMOS传输门2.2.4 三态输出CMOS门电路3 触发器3.1 各触发器表达式3.2 SR锁存器3.3 电平触发的触发器3.4 脉冲触发的触发器3.5 边沿触发的触发器3.6 触发器的动态特性3.6.1 SR锁存器的动态特性3.6.2 电平触发SR触
2021-11-18 23:37:06
3403
4
原创 XDMA linux平台调试过程记录
Xilinx XDMA 例程代码分析与仿真结果分析了对XDMA IP核的读写过程，现在进行实际测试。1 需要的资料以调通为目的，需要的准备有：65444 - Xilinx PCI Express DMA Drivers and Software GuideXilinx官网的一个问答，以前叫Answer65444,最近几天网页好像重新排版，统一只有数字代号了。其中包含Linux和Windows平台下面的XDMA驱动。Linux平台驱动Windows平台驱动我是在Linux下面进行调试的，
2021-11-14 15:48:40
19230
26
原创 Xilinx XDMA 例程代码分析与仿真结果
目录1 IP核的配置1.1 Basic1.2 PCIe ID1.3 PCIe:BARs1.4 PCIe:MISC1.5 PCIe:DMA2 生成IP核的例程2.1 例程结构2.2 例程的仿真2.2.1 测试用例2.2.2 仿真过程2.2.3 Descriptor Bypass 模式2.4 测试任务3 仿真结果3.1 tx_usrapp:pci_exp_usrapp_tx中的初始化3.2 sample_tests.vh中测试用例的仿真流程4 总结5 附件5.1 Modelsim波形文件5.2 Modelsim
2021-10-25 14:31:48
14810
26
原创 Xilinx PCIe IP核示例工程代码分析与仿真
@【PG054】7 Series Integrated Block for PCI Express IP核的学习中学习了7 Series Integrated Block for PCI Express IP核的一些基础知识，下面通过仿真进一步理解。1 工程建立只进行仿真设计，随便配置成Endpoint器件就行。1 page1：Basic2 page2: IDs3 page3: BARs4 page4: Core Capabilities5 page5: Interrupts设置
2021-10-08 20:35:40
13117
1
原创 10G光通信 64B66B编解码 配置方法及其工作原理
1 配置IP核【vivado PG学习】1 PG168：7 Series FPGAs Transceivers学习笔记中4.1 生成IP核介绍了如何生成IP核，包含每一页的详细配置选项的含义。以10G 64/66B为例，具体配置过程可以参考师兄大佬的博客xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps。这里再记录一下：1.1 Page1：GT Selection:GT Type:收发器类型硬件决定，是啥就选啥。Shared Logic:尽量选择共享
2021-09-05 14:06:19
10992
3
原创 笔试题-2023-小米-SOC芯片开发（C卷 SOC设计）【纯净题目版】
笔试题-2023-小米-SOC芯片开发（C卷 SOC设计）【纯净题目版】
2023-02-09 23:17:11
1662
原创 ESP32( IDF平台)+MAX30102 配合Pyqt上位机实现PPG波形显示与心率计算
ESP32( IDF平台)+MAX30102 配合Pyqt上位机实现PPG波形显示与心率计算
2023-01-25 20:07:20
4635
7
ESP32( IDF平台)+MAX30102 配合Pyqt上位机实现PPG波形显示与心率计算
2023-01-25
ESP32 IDF平台 MPU6050 DMP 驱动及对应的测试上位机源码
2022-03-15
ESP32 0.96OLED 驱动及测试工程
2022-03-12
xlLoadChipScopeData.rar
2020-01-17
AD9910驱动+PDF-V0.3.rar
2019-07-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人