cmos电路多余输入端能否悬空_TTL和CMOS,CMOS电平和TTL电平区别

1. CMOS是场效应管构成,TTL为双极晶体管构成。

6db7972d3ce27f0b512c7ce60b9e68ff.gif

CMOS典型门电路

b02f32eb0294a8bd4ce644f5febc451f.gif

TTL门电路

2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作

3.CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力差

4.CMOS功耗很小,TTL功耗较大(1~5mA/门)

5.CMOS的工作频率较TTL略低,但是高速CMOS速度与TTL差不多相当。

6.TTL门电路的输入端悬空相当于1,CMOS门电路的输入端不允许悬空。

其中RS232采用 负逻辑 -15v ~ -3v 代表1

+3v ~ +15v 代表0.

——————————————————————————

CMOS电平和TTL电平:CMOS逻辑电平范围比较大,范围在3~15V,比如4000系列(4011与非门),当5V供电时,输出在4.6以上为高电平,输出在0.05V以下为低电平。输入在3.5V以上为高电平,输入在1.5V以下为低电平。

而对于TTL芯片,供电范围在0~5V,常见都是5V,如74系列5V供电,输出在2.7V以上为高电平,输出在 0.5V以下为低电平,输入在2V以上为高电平,在0.8V以下为低电平。

几个重要参数

输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。

输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。

输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。

输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。

0400553a2506d9f8523032351c806e3c.png

Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。(拉和灌是站在外围电路的角度上考虑的)

Iol:逻辑门输出为低电平时的负载电流(为灌电流)。

Iih:逻辑门输入为高电平时的电流(为灌电流)。

Iil:逻辑门输入为低电平时的电流(为拉电流)。

已标记关键词 清除标记
表情包
插入表情
评论将由博主筛选后显示,对所有人可见 | 还能输入1000个字符
相关推荐
©️2020 CSDN 皮肤主题: 深蓝海洋 设计师:CSDN官方博客 返回首页