针对你提出的需求，是完全可以的，我们之前有过类似的案例。只不过有些地方需要注意。
首先你例化的BRAM的双端口，一端会有PS通过BRAM ctrl控制，所以例化的BRAM是“BRAM Controller”Mode。于是PL侧逻辑控制BRAM的另外一个端口时需要注意，与standalone mode不同，BRAM controller mode要求地址与4对齐的，而且数据位宽固定为32bit，不想standalone可以任意调整。所以在PL逻辑侧控制编写时需要满足这些要求，就可以正常使用。
这样的话就不需要将PortB make external，只需要在Block design中与你所设计的IP的控制端口相连接。
在第一次进行Create HDL Wrapper是如果选择了“Let Vivado manage wrapper and auto-update”，修改之后工具会自动更新top层文件的。
-------------------------------------------------------------------------------------------------------------------------------------------
Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful.
Give Kudos to a post which you think is helpful and reply oriented.
--------------------------------------------------------------------------------------------------------------------------------------------
3859
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
