zynq ps 读写bram的接口阻塞卡死

最新推荐文章于 2023-12-13 14:39:19 发布
最新推荐文章于 2023-12-13 14:39:19 发布
阅读量688 收藏 1
点赞数
分类专栏： zynq 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/da_hei/article/details/125542189
版权

接口为：
XBram_WriteReg
XBram_ReadReg
原因：bram设置的宽度是32位，而我给的地址40000101，最后一位应该只能为 0 4 8 C

ZYNQ BRAM实现PS与PL数据交互
baidu_34971492的博客
04-23 1066
有时CPU需要与PL进行小批量的数据交换，可以通过BRAM模块，也就是Block RAM实现此要求。本章通过Zynq的GP Master接口读写PL端的BRAM，实现与PL的交互。在本实验中加入了自定义的FPGA程序，并利用AXI4总线进行配置，通知其何时读写BRAM。以下为本实验原理图，CPU通过AXI BRAM Controller读取BRAM数据，CPU仅配置自定义的PL BRAM Controller 的寄存器，不通过它读写数据。
ZYNQ学习之路(二)：PS与PL通过BRAM交互
梅菜扣肉
09-27 4350
在 ZYNQ SOC 开发过程中， PL 和 PS 之间经常需要做数据交互。对于传输速度要求较高、数据量大、地址连续的场合，可以通过AXI DMA 来完成。而对于数据量较少、地址不连续、长度不规则的情况，此时 AXI DMA 便不再适用了。针对这种情况，可以通过 BRAM 来进行数据的交互。 实验目的：将数据从PS端写入PL部分的BRAM,然后将数据从BRAM读出来与原数据进行比较，判断是否写入成功。 一、搭建硬件框图 首先添加ps处理器，只需添加UART串口并设置相应的DDR型号即可，虽然我们用不到
【Zynq 7020】PS-PL BRAM读取中遇到的问题
最新发布
weixin_43676546的博客
12-13 236
❗【正点原子】领航者ZYNQ之嵌入式Vitis开发指南-第十八章 基于BRAM的PS和PL的数据交互复现过程中，根据指南内容，替换相应的makefile文件后仍出现的报错问题，集中在vitis build project时出现.
vivado 真双端口RAM读写错误问题(第一个口读写没问题，第二个口读写有问题)
machengsen的博客
04-28 4562
vivado 真双端口RAM读写错误问题(第一个口读写没问题，第二个口读写有问题) 按理说如果是仿真代码问题，你的bram第一个口的数据读写就不应该正常。 但是，在这里还就是仿真源的问题，第一个口读写正常，第二个口就不正确 您需要查看自己的仿真代码有没有写成数据在上升沿变化还用的阻塞赋值(=)，如果有这种赋值方式，请改成非阻塞赋值(<=),要不然就可能会引起bram的读写数据不正确这种情况发...
sdk 针对pl地址0x43c00000进行修改的时候卡死(zynq7020)
footprintk的博客
05-26 516
经过debug后发现，卡死的步骤在于修改0x43c0 0000这个地址的修改。这个地址在例程中是控制fpga端的读写命令。并且在卡死一段时间后，debug窗口不能再监视到这个地址的数据，为????????，与你在没有分配fpga地址直接进行读写的时候的错误一样
BRAM1_我的BRAM进阶之路_不成功报错
qq_17743307的博客
03-24 211
c语言打开设备节点read()函数卡住(阻塞住)
小陈的博客
05-08 923
遇到问题：在read()数据时一直卡住，只打印log vbidata_process_frame 1-1，却不能打印vbidata_process_frame 1-2 log ，导致主线程卡住，无法更新画面，经过排查，发现vbi->filename这个文件时null的，如果不是已O_NONBLOCK模式open 节点vbi->filename，则在read读取不满frame_size个字节会阻塞等待，直到读取到frame_size个字节。
Xilinx zynq PS 透过bram和dma和PL进行数据交互
12-15
PL透过bram 向PL传递 0-9的数据,PL进行数据处理后( 在此为了简化,就将所取得的数据 + 100 返回) 透过dma 传回PS https://blog.csdn.net/howard789/article/details/111194482
ZYNQ通过PS访问PL端BRAM例程
05-28
首先， PS 通过 M_AXI_GP 口向 BRAM 中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个 上升沿信号， PL 捕获上升沿后立即将 PS 写入的 32 位数据读出...
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
在这个“zynq pl通过axi总线读写ps端ddr”的项目中，重点在于实现PL中的AXI DDR控制器。控制器的设计通常包括地址映射、读写请求的生成、数据的传输以及必要的等待状态控制。开发者需要精确地控制时钟域之间的数据...
OMXCodec::read() 已经两次遇到等待不到锁而卡死的情况
RobertBaker的专栏
12-18 880
status_t OMXCodec::read(        MediaBuffer **buffer, const ReadOptions*options) {     status_t err = OK;     *buffer = NULL;     Mutex::AutolockautoLock(mLock);     if (mState != EXECUTI
第十二章 ZYNQ-MIZ702 PS读写PL端BRAM
weixin_30687051的博客
09-25 733
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。 本系列文章尽可能的让每一个实验都相对独立，过程尽可能保...
ZYNQ PL和PS通过BRAM交互共享数据 运行错误分析
10-25 510
https://blog.csdn.net/RZJMPB/article/details/50365915 之后 对应的串口没反应。
[zynq7 问题记录] ps 从axi总线读数据卡住了一般是什么原因导致的
mcupro的专栏
03-19 3439
1，没有烧写逻辑。 2，读了一个VIVADO没有分配的地址。 3，AXI外设接口编写有问题，没有回复各种READY 。 4，如果是SDK在线运行，上述三个方面确保了，就按照下面步骤进行， 从新给板子上电，烧写BIT，启动PS。 5，如果是SD卡或者QSPI FLASH 启动，检查完上述1,2,3，再检查一下文件是否拷贝对。 sysclk.taobao.com
ZYNQ_DMA控制BRAM读写的地址问题
weixin_39673080的博客
04-14 5631
ZYNQ_DMA控制BRAM读写的地址问题前言PLPS总结 前言 接上篇仿真的遗留问题，板上调试PS和PL对BRAM的读写。 PL 这个0xC000_0000~0xC000_1FFF是BRAM的绝对地址，8K byte，也就是2048个32bit，我这里要把它一分为二，即从DDR->0xC000_0000至0xC000_0FFF，DDR<-0xC000_1000至0xC000_1FF...
ZYNQ BRAM_ctrl PS PL通信报错
jingjiankai5228的博客
02-01 2111
zynq ps pl进行数据交互时，对于小批量的数据，bram_ctrl是一个不错的选择，本人在vivado 2018.3使用时，出现了以下错误： ERROR: [axi_bram_cntlr-1] Port-A interface property<CONFIG.READ_WRITE_MODE> is not defined. 出现以上问题 的原因是端口的读写权限没设置，具体操作...
vivado sdk中xil_out函数对指定的BRAM地址写数据为什么会导致程序挂起？
braveh1的博客
03-10 2471
vivado sdk 中xil_out 导致程序挂起
axi ps读写pl_ZYNQ PS通过AXI lite读取PL部分寄存器的值问题
weixin_33043471的博客
01-14 1517
PS部分使用AXI-LITE去读取PL部分采样到的AD值，如果整个电路只包含一个AXI-lite IP，里面只含一个ADS7825的采样时序，那么PS读取到的AD值通过UART打印出来是正确的，但是另外又加入了一个DAC的AXI-lite IP后，读取到ADC的值就有时候会突然出现0，但是正确值占了大部分，ADC采用时序，XDC等都没有错误。以下是一些调试的图片信息。主要程序部分如上面两张图，应该...
Xilinx-ZYNQ7000系列-学习笔记（3）：系统复位与启动
qq_42826337的博客
11-30 7507
Xilinx-ZYNQ7000系列-学习笔记（4）：系统复位与启动 一、复位 ZYNQ-7000 SoC系统中的复位可以由硬件、看门狗定时器、JTAG控制器或软件产生，可用于驱动系统中每个模块的复位信号。其中，硬件复位由上电复位信号PS_POR_B和系统复位信号PS_SRST_B驱动。在PS中，有3个看门狗定时器可用来产生复位信号；JTAG控制器产生的复位信号可产生系统级复位信号，或者只用于复位P...
Zynq数据传输：PS经BRAM上传指令给PL，PL通过DMA回传数据
1. PS通过其外设接口向FPGA内部的BRAM写入指令或数据。 2. FPGA上的逻辑（PL）根据这些指令在BRAM中进行必要的数据处理。 3. PL通过DMA控制器将处理后的数据直接传输到PS的内存空间，而不需要通过处理器进行中转。 4...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值