一种通过SOC（System on Chip）测试DDR内存稳定性的方法，以DQS作为时钟，调整DQS找到读写时的setup time和hold time。该方法通过软件测试，快速判断DDR稳定性，降低测试成本，提高效率。
本发明涉及ddr内存领域，尤其涉及一种通过soc测试ddr内存稳定性的方法。
背景技术：
在嵌入式系统中，随着ddr内存的频率越来越高，ddr内存对系统的要求也越来越高，ddr内存读写的时间也越来越小，很容易出现ddr读写的错误，造成系统死机，只有ddr内存的稳定性高才能防止ddr读写出现错误；现在主要是通过两种方法来测试嵌入式系统中ddr内存的稳定性：1.通过老化煲机来测试ddr内存的稳定性，这种测试方法需要耗费大量的时间，并且无法判断ddr内存余量是否足够；2.把pcb板寄回ddr内存厂商进行各项参数测试，这种测试方法花费高、耗时长，并且也无法避免pcb板的板材不同造成的差异；如何快速、低成本测试嵌入式系统中ddr内存的稳定性成为了业绩难题。
技术实现要素：
为了解决上述问题，本发明提出一种通过soc测试ddr内存稳定性的方法。
本发明通过以下技术方案实现的：
本发明提出一种通过soc测试ddr内存稳定性的方法，soc对ddr进行读写，以dqs作为时钟，通过soc调整dqs来找到ddr读写时dqs的setuptime和holdtime，所述通过soc测试ddr内存稳定性的方法包括如下步骤：
s1：通过soc将dqs默认寄存器的值设置为b，逐个单位左移，当移动到a-1个单位出现ddr读写错误时，取a为左边界；
s2：通过soc将dqs默认寄存器的值还原为b，逐个单位右移，当移动到c+1个单位出现ddr读写错误时&#x
最低0.47元/天 解锁文章
906
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
