本发明涉及集成电路设计技术领域,尤其涉及一种芯片验证系统及方法。
背景技术:
现有技术方案仅有适用于第三方IP级和子系统级的验证环境,并且相互独立,其中仅有小部分验证组件(如VIP和通用验证组件)可以复用,以至于需要维护两套甚至更多相对独立又略有重复的验证环境,当在模块级发现一些问题需要去系统级重现时,往往需要耗费大量的时间精力从头开始,反之亦然,从而造成验证效率低下。
在当今的SOC设计中,复杂度和集成度越来越高,经常会采购一些第三方IP经过二次开发后将其融入SOC来加速设计,由此就带来了一系列新的问题,例如当第三方IP版本升级的时候如何迅速地将其集成到SOC环境并完成基本的功能验证,当出现问题时,如何迅速定位是第三方IP还是外围配套逻辑的问题。
技术实现要素:
本发明提供的芯片验证系统及方法,能够提高验证效率。
第一方面,本发明提供一种芯片验证系统,所述系统包括子系统通用验证组件、二次开发IP特定验证组件和第三方IP特定验证组件中的一个或多个,以及测试用例,所述测试用例控制VIP的总线模型分别从待验证设计的收发两端对待验证设计发出激励,同时验证组件配置待验证设计以使其正常工作。
可选地,当进行子系统级的验证时,所述系统包括子系统通用验证组件。
可选地,当进行二次开发IP层级的验证时,所述系统包括二次开发IP特定验证组件,或者,所述系统包括二次开发IP特定验证组件和子系统通用验证组件。
可选地,当进行第三方IP层级的验证时,所述系统包