Synopsys工艺库札记

Synopsys工艺库札记

库的基本信息

---

库类

库类语句指定库名。

library ( smic13HT_ss ) {
...
<lirary description>
...
} /*end of library*/

库级属性

库级属性是作用整个库的语句，通常包括库特征，如工艺类型、日期、版本和用于整个库的默认值。

library ( smic13HT_ss ) {
    delay_model                    : table_lookup ;
    in_place_swap_mode             : match_footprint ;
    time_unit                      : "1ns" ;
    voltage_unit                   : "1V" ;
    current_unit                   : "1uA" ;
    pulling_resistance_unit        : "1kohm" ;
    leakage_power_unit             : "1nW" ;
    capacitive_load_unit           ( 1,pf ) ;
    slew_upper_threshold_pct_rise  : 90.00 ;
    slew_lower_threshold_pct_rise  : 10.00 ;
    slew_upper_threshold_pct_fall  : 90.00 ;
    slew_lower_threshold_pct_fall  : 10.00 ;
    input_threshold_pct_rise       : 50.00 ;
    input_threshold_pct_fall       : 50.00 ;
    output_threshold_pct_rise      : 50.00 ;
    output_threshold_pct_fall      : 50.00 ;
    nom_process                    : 1 ;
    nom_voltage                    : 1.08 ;
    nom_temperature                : 125 ;
    revision                       : 0.1 ;
    date                           : "Tue Oct 21 11:08:22 CST 2003" ;
    comment                        : "Copyright 2003 by Verisilicon Microelectonics (Shanghai) Co., Ltd." ;
    k_temp_hold_fall               : -0.000117 ;
    ......
    ......
    }

环境描述

库中定义的环境属性用于对温度、电压和制造工艺的偏差建模，她包括比例因子（降低标称值）、时序范围模型和工作条件。此外，环境描述也包括DC用于估算连线延迟的线载模型。

1.比例因子

---

比例因子或K因子是乘数，他提供了基于工艺、电压和温度(或简称PVT)的偏差减小延迟值的方法。

    k_temp_hold_fall               : -0.000117 ;
    k_temp_hold_rise               : 0.000224 ;
    k_volt_hold_fall               : -1.134170 ;
    k_volt_hold_rise               : -1.508669 ;
    k_temp_setup_fall              : -0.000117 ;
    k_temp_setup_rise              : 0.000224 ;
    k_volt_setup_fall              : -1.134170 ;
    k_volt_setup_rise              : -1.508669 ;
    k_temp_cell_fall               : -0.000117 ;
    k_temp_cell_rise               : 0.000224 ;
    k_volt_cell_fall               : -1.134170 ;
    k_volt_cell_rise               : -1.508669 ;
    k_temp_fall_propagation        : -0.000117 ;
    k_temp_rise_propagation        : 0.000224 ;
    k_volt_fall_propagation        : -1.134170 ;
    k_volt_rise_propagation        : -1.508669 ;
    k_temp_fall_transition         : -0.000117 ;

2.工作条件

---

库中定义的工艺条件集指定了工艺、温度、电压和RC树模型，它们用于设计的综合与时钟分析中。

    operating_conditions ( WORST ) {
        process     : 1 ;
        voltage     : 1.08 ;
        temperature : 125 ;
    }

3.时序范围模型

---

4.线载模型

---

wire_load（线载）类包含DC在设计的布图前阶段用来估算互连线延迟的信息。

    wire_load ( "area_zero" ) {
        resistance    : 0.00034 ;
        capacitance   : 0.00022 ;
        area          : 0.00000 ;
        slope         : 19.0476 ;
        fanout_length ( 1,0 ) ;
        fanout_length ( 2,0.0 ) ;
        fanout_length ( 3,0.0 ) ;
        fanout_length ( 4,0.0 ) ;
        fanout_length ( 5,0.0 ) ;
        fanout_length ( 6,0.0 ) ;
        fanout_length ( 7,0.0 ) ;
        fanout_length ( 8,0.0 ) ;
        fanout_length ( 9,0.0 ) ;
        fanout_length ( 10,0.0 ) ;
        fanout_length ( 11,0.0 ) ;
        fanout_length ( 12,0.0 ) ;
        fanout_length ( 13,0.0 ) ;
        fanout_length ( 14,0.0 ) ;
        fanout_length ( 15,0.0 ) ;
        fanout_length ( 16,0.0 ) ;
        fanout_length ( 17,0.0 ) ;
        fanout_length ( 18,0.0 ) ;
        fanout_length ( 19,0.0 ) ;
        fanout_length ( 20,0.0 ) ;
    }
    wire_load ( "reference_area_20000" ) {
        resistance    : 0.00034 ;
        capacitance   : 0.00022 ;
        ......
        ......
    }

单元描述

库中的每个单元都包含了描述功能、时序和其他与每个单元相关信息的多种属性。

    cell ( AND2CLKHD1XHT ) {
        area               : 7.564 ;
        cell_leakage_power : 0.775693 ;
        cell_footprint     : and2clk ;
        pin ( A ) {
            direction        : input ;
            capacitance      : 0.0020965 ;
        }
        pin ( B ) {
            direction        : input ;
            capacitance      : 0.00201878 ;
        }
        pin ( Z ) {
            direction        : output ;
            capacitance      : 0 ;
            max_capacitance  : 0.205802 ;
            function         : "(A B)" ;
            timing (  ) {
                related_pin  : "A" ;
                ......
            }
            timing (  ) {
                related_pin  : "B" ;
                ......
            }
            internal_power (  ) {
                related_pin : "A" ;
                ......
            }
            internal_power (  ) {
                related_pin : "B" ;
                ......
                }
            }
        }
    }

参考资料

---

[1]. 高级ASIC芯片综合

转载于:https://www.cnblogs.com/OneFri/p/6695066.html