ARM cortexM4中断优先级的一点理解。

根据手册PM0214 40页、213页、200、195。interrupt priority grouping.

根据手册EM0090 第371页。

stm32f42xxx除掉fpu部分，有91个可屏蔽的中断通道、只有4位数据用于控制优先级等级。包括异常在内的中断都被NVIC控制。

NVIC管理了单片机的中断，分组优先级。（P213）.

通过分组后，确定主优先级和子优先级的位数（共4位）。之后赋值主优先级和子优先级，写入对应的NVIC_IPRX中。参考如下

    NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;

其中的NVIC->IP对应了中断位置，只写入8位中的高四位，低4位固定为0.

 

只有主优先级确定了异常中断。(P40)

 

对于普通的中断，当主优先级(group priority)相同，比较子优先级(subpriority)。如果二者都相同，比较优先级号码（IRQ number）.反正是低的优先级高。

转载于:https://www.cnblogs.com/bai2018/p/9414896.html