MPLL、UPLL、FCLK、HCLK、PCLK浅析

对于计算机专业的我来说，看到MPLL、UPLL、FCLK、HCLK、PCLK这些词真是头晕啊，上网查了下资料，总结如下

 

MPLL和UPLL

• 首先MPLL和UPLL是两个PLL(phase locked loop)，这是电子电路的东西。好吧，我表示也不懂 = =b
• MPLL用于CPU和其他外围部件，而UPLL用于USB接口
• MPLL和UPLL用于产生FCLK、HCLK、PCLK三种频率，这3种频率有不同的用途

 

FCLK、HCLK和PCLK

• FCLK、HCLK和PCLK是三种不同的频率
• FCLK为CPU提供的时钟信号。CPU相关频率
• HCLK是为Advanced High-performance Bus提供的时钟信号，用于高速外设，如内存控制器、中断控制器等。内存、液晶等设备相关频率
• PCLK是为Advanced Peripherals Bus提供的时钟信号，用于低速外设，如看门狗、串口控制器等速度较慢的设备
• 三种频率之间的关系：FCLK = n*HCLK = n*PCLK

转载于:https://www.cnblogs.com/comeonjiji/p/3596824.html