将PADS LOGIC 画的原理图导入PADS LAYOUT

 

August 23th, 2012

关于如何将原理图导入PCB文件，发现一个更方便快捷的操作方法，具体操作如下：

1> 打开需要进行处理的原理图文件，将用PADS LAYOUT新建一个空PCB文件并打开；
2> 然后在PADS LOGIC中，执行TOOLS -> LAYOUT NETLIST -> DESIGN -> ECO TO PCB;
3> 如果导入过程中发现错误，则会生成并自动打开一个.ERR后缀的错误报告文件;
4> 如果导入过程正确，则不会生成错误报告，并且在新建的PCB文件坐标原点处，就堆放好元件封装了

 

然后还有一个问题，在设计过程中，将原理图的电气连接更新到PCB文件后，如果需要中途对原理图中元件的封装进行更改，如何将更改后的元件封装更与同步至PCB呢？具体说明如下：

1> 在PADS LOGIC中，执行，TOOLS -> LAYOUT NETLIST -> PREFERENCES选项卡 -> COMPARE PCB DECAL ASSIGNMENT；

2> 然后，选择在DESIGN选项卡中，执行ECO TO PCB，则在PCB元件封装将被原理图中元件属性中封装列表的第一个封装形式更新。

 

 

 

August  22th, 2012

今天，初略做了个统计，发现目前国内的电子公司用PADS画PCB比较多，于是下决心学PADS。

 

 

在PADS LOGIC 中画好一个简单的原理图后，欲将元件封装和电气网络导入到PADS LAYOUT 中，进行元件的LAYOUT和布线。

但是，从LOGIC 的原理图导出“PADS Layout Rules(.asc)"文件时，卡壳了，一直不能成功导入到ROUTER中。

操作流程如下：菜单File -> Export -> PADS Layout Rules，然后保存文件成功。

接下来，打开ROUTER，欲导入元件和网络，结果，导入了N+1次，在ROUTER 中原点位置都没有正常出现元件。

操作流程如下：菜单File -> Import -> xxx.asc，然后，在信息输出框显示如下内容：

d:\PADS Projects\Layout_Session.logReading file -- S:\PADS\MCU.asc -- version 9.0.* 
**NO ERRORS FOUND**

虽然，系统提示没发现任何错误，但在PCB文件的原点却没有出现任何元件。失败了！

在网络搜索了大半天，结果终于找个解决方法了。原文如下：

1.进行DRC检查，看看有没有电气连接错误的，如果没有错误，进行下一步；

2.生成网络表；
3.确认你原理图中的所有元器件的PCB封装在layout中都存在，要是有些原件没有封装，必须先根据datasheet或者实物制作封装库；
4.确认所有的PCB封装都存在之后，导入logic生成的网表；
5.导入成功后，设置布线规则，然后就可以布线了；
6.布线的时候注意元器件的影响及各种信号之间的影响。

具体操作如下：

在LOGIC软件中画好原理图，打开菜单Tool -> Layout Netlist -> 保存xxx.asc文件。

然后，系统就出现一个xxx.err的结果信息文件，详细结果都在文件中描述了。

如果没有错误，就可以进入ROUTER中进行元件布局了。

操作流程如下：菜单File -> Import -> xxx.asc，然后，弹出一个ascii.err错误信息文本文件，显示如下内容：

Reading file --  S:\PADS\MCU.asc
*Bad *CONNECTION* ascii data format, nets must contain more than one pin. Signal +12V
Warning: deleting signal +12V
**INPUT WARNINGS FOUND**

然后，ROUTER中弹出一个提示框，信息内容如下：

Warning:  Improper data found in file X:\xxx.asc may be ignored.

此时，在ROUTER的原点就出现了元件。

至于错误信息具体代表什么意思，有待继续学习。

转载于:https://www.cnblogs.com/techstone/archive/2012/08/17/2664466.html