matlab vhdl实现,用matlab为modelsim生成数据源（VHDL）

最新推荐文章于 2021-03-21 08:52:04 发布

小西老师

最新推荐文章于 2021-03-21 08:52:04 发布

阅读量453

点赞数

文章标签： matlab vhdl实现

本文介绍了如何使用Matlab为Modelsim创建仿真数据源，并展示了在VHDL中读取和处理这些数据的步骤。通过Matlab生成的sin波形信号，经VHDL代码在Modelsim环境中进行仿真，实现了数据的输入和输出。

摘要由CSDN通过智能技术生成

测试驱动开发，测试先行。

matlab可以很方便的为modlesim生成仿真数据，也可以非常方便的观察仿真的结果。

一、用matlab生成数据源的方法：

len=1024;

fs=50000000;

fc=1000000;

dfi=2*pi*fc/fs;

sig=sin((1:1:len)*dfi);

sig=int16(sig*1000);

fid=fopen('sigin.txt','wt');

fprintf(fid,'%d\n',sig);

fclose(fid);

二、在modelsim读取仿真数据以及输出仿真结果

library ieee;

use ieee.std_logic_1164.all;

use ieee.numeric_std.all;

use ieee.std_logic_textio;

use std.textio.all;

entity tb_datainout is constant INPUT_FILE : string := "sigin.txt"; constant OUTPUT_FILE : string :="sigout.txt"; constant DATA_WIDTH : natural := 16; end entity tb_datainout; architecture rtl of tb_datainout is signal data_inout : std_logic_vector (DATA_WIDTH-1 downto 0) := (others =&g