格式化verilog/systemverilog代码插件

最新推荐文章于 2024-08-20 09:48:49 发布

weixin_30652897

最新推荐文章于 2024-08-20 09:48:49 发布

阅读量1.8k

点赞数 1

文章标签：开发工具

原文链接：http://www.cnblogs.com/bky-lxin/p/11607332.html

版权

1. 插件source code

https://github.com/vhda/verilog_systemverilog.vim

2. 安装插件

解压后 copy verilog_systemverilog.vim文件夹到：~/.vim/bundle

Note: 前提是安装了pathogen插件管理器, 安装请参考：

https://www.cnblogs.com/bky-lxin/p/11607146.html

3. 格式化操作

!ret 将代码里面所有的tab字符替换成空格字符…
1. gg=G（自动格式化全部代码）
2. mG=nG（自动格式化第m到第n行）
3. ==（格式化当前行）

4. 整个file 一键化格式

在.vimrc文件添加：

let mapleader = "\<Space>"

nmap <leader>f <Esc>gg=G

那么在gvim下按下 space+f 即可执行：gg=G

转载于:https://www.cnblogs.com/bky-lxin/p/11607332.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30652897

关注关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

Vscode环境下Verilog / System Verilog格式化工具推荐及安装配置方法

qq_18294411的博客

07-11

1万+

最近尝试了几款Verilog代码格式化工具，之前一直没有找到效果十分满意的工具，这次找到了谷歌推出的这款工具，同时支持Verilog和System Verilog，效果非常好，支持自定义的格式化参数也很丰富，在此做一个推荐。......

verilog-format:Verilog格式化程序

05-06

Verilog格式控制台应用程序，用于将格式应用于verilog文件。如何使用应用选项： usage: [java -jar verilog-format.jar|./verilog-format|verilog-format.exe] [-f <pathname>] [-h] [-p] [-s <verilog>] [-v] -f,--format <pathname> verilog file -h,--help print this message -p,--print print file formated -s,--settings <ver

参与评论您还未登录，请先登录后发表或查看评论

[Linux] VIM 代码折叠

diangang3082的博客

08-06

491

VIM 代码折叠VIM代码折叠方式可以用"foldmethod"选项来设置，如: set foldmethod=indent 有6种方式来折叠代码 1. manual //手工定义折叠2. indent //用缩进表示折叠3. expr　 //用表达式来定义折叠4. syntax //用语法高亮来定义折叠5. diff //对没有更改的文本进行折叠6. marker //用标志折...

推荐使用：iStyle——高效免费的Verilog代码自动格式化工具

最新发布

gitblog_01033的博客

08-20

475

sublime text 2 3 system verilog自动补充插件

02-01

sublime text 2 3 system verilog自动补充插件,非常好用，我自己在原版的基础上进行了一些修改使得它更加适合我们编程的风格，编程风格可以通过里面的配置文件进行修改，不会可以咨询我哦，

verilog-format的配置文件

03-03

verilog-format的配置文件

Verilog 编程技巧篇（02-09）书写格式化，优雅的代码

新芯设计的博客

01-01

535

芯片原厂必学课程 - 第二篇章 - Verilog 编程技巧篇

systemverilog.vim-1.9插件包

11-06

插件提供代码格式化功能，可以按照预设或自定义的规则对SystemVerilog代码进行整理，使其符合编码规范，提高代码可读性。 5. **其他辅助功能**：除了以上主要特性，Systemverilog.vim-1.9可能还包含其他辅助功能，...

vscode verilog sv常用插件

05-05

总的来说，这些插件集合了代码高亮、自动格式化、代码提示、实用工具以及美化环境等多种功能，极大地优化了VSCode在Verilog和SystemVerilog开发中的体验。它们可以帮助工程师提高开发效率，确保代码质量，同时提升...

vim-verilog-instance-master.zip_DOP_python+verilog_systemverilog

07-13

这个项目旨在帮助硬件设计工程师更高效地编写Verilog和SystemVerilog代码，特别是处理模块实例化这一常见任务。【描述】"python，可以自动生成verilog实例化的脚本" 指出，此工具利用Python的强大功能，通过编写脚...

vim打造最强systemverilog编辑器

niuiic的博客

10-27

1万+

首发于我的个人博客(https://www.niuiic.top) 本文介绍如何使用 vim 搭建 systemverilog 编辑环境。功能包括自动补全、语法高亮、语法检查、格式化等。自动补全与语法检查自动补全功能使用 lsp。本文选用 svls 作为 systemverilog 的语言服务器。 svls 使用 rust 语言编写，需要 rust 语言环境，使用 rust 包管理器 cargo 安装。或者可以从 snap 商店下载。选择一款管理调用 lsp 的 vim 插件。本文选用 coc.nv

verilog小工具，包括格式化，轻量级编译，testbench自动生成等

12-05

verilog小工具，包括格式化，轻量级编译，testbench自动生成等，均经过测试可用。

VerilogHDL 代码格式器 V1.2

04-26

这是一款Verilog代码格式化工具. 用于代码格式美化。您可以根据自己的VerilogHDL格式需求，在右侧控制面板中进行控制，左侧即时显示出当前设置的格式。是一款好用的VerilogHDL代码格式工具。

[转载]一个支持Verilog的Vim插件——前言

a2102004335的博客

01-07

192

原文地址：一个支持Verilog的Vim插件——前言作者：hover 随着设计复杂度的增加，在书写代码中枯燥的重复性的劳动会越来越多。例如，例化若干个有上百个端口的子模块，这个工作没有任何创造性可言，而且几乎100%会出错误。在verilog中每用到一个新变量都要实现声明，而一个比较复杂的设计，有成百上千个变量都不稀奇。如果没有一个自动化的辅助书写工具，一个设计者花费在简单重复工...

verilog 格式化

本博客仅供免费阅读，不提供咨询服务。请勿私信。

05-09

384

verible (verible-verilog-format)

oldmoney

02-01

1344

Verible 是一套 SystemVerilog / verilog 开发工具，包括解析器、样式检查器、格式化程序和语言服务器。这里为主要分享关于格式化工具verible-verilog-format的使用。用来格式化verilog代码，实现代码风格统一。verible 项目托管于github，项目地址：https://github.com/chipsalliance/verible。也有vscode插件。

linux vim verilog,vim下好用的verilog插件

weixin_35734209的博客

05-14

1154

vim下好用的verilog插件：)( 更新) - [IC]根据别人的插件修改了一下：)只要了几个功能：)更新了下，把begin放在了下面。同时增加了一个功能。就是按下保存会自动修改Last Modifited的时间：)比较实用：)使用此功能在启动文件中加入：autocmd BufWritePre,FileWritePre *.v ks|call LastModified()|'svimrc中...

vim之一个修改过的verilog的缩进文件

weixin_30642869的博客

11-05

518

vim自带的缩进文件不是很好，后来发现一个好点的，在这里发上来： " Title: Verilog HDL/SystemVerilog HDVL indent file " Maintainer: Mingzhi Li <limingzhi05@mail.nankai.edu.cn> " Last Change: 2007-12-16 20:10:...

verilog-format如何设置

热门推荐

qq_34022877的博客

03-03

1万+

verilog-format如何设置

vscode中关于systemverilog uvm verilog的好的插件

09-02

### 回答1： VSCode中有几个插件可以支持SystemVerilog UVM Verilog的编写： 1. SystemVerilog for VSCode：该插件为SystemVerilog编程提供了语法高亮，代码提示，代码导航，语法检查等功能。 2. Verilog HDL：该插件为Verilog编程提供了语法高亮，代码提示，语法检查等功能。 3. UVM SystemVerilog：该插件专门为UVM框架中的SystemVerilog编程提供了语法高亮，代码提示，语法检查等功能。这些插件都有一定的社区支持，可以满足您的开发需求。您可以在VSCode的插件市场中搜索这些插件并安装它们。 ### 回答2：在VSCode中，有几个非常好用的插件可以帮助我们在SystemVerilog，UVM和Verilog的开发中提高效率和准确性。以下是其中几个插件的介绍： 1. SystemVerilog（SV）：对于SystemVerilog语言的开发，可以使用"SystemVerilog"插件。该插件提供了智能代码补全、语法高亮、代码导航等功能，使得编写、阅读和修改SystemVerilog代码变得更加方便。此外，它还包含了一些实用工具，如查找并跳转到定义、引用和声明的功能，加速了代码的编写和调试。 2. UVM（Universal Verification Methodology）：对于UVM验证环境开发，可以使用"UVM"插件。该插件提供了许多有用的功能，如UVM类的自动完成和补全、语法高亮、自动缩进和格式化，以及UVM库的文档查询和阅读。它还支持通过连接库、用例和分析代码之间的引用，方便用户进行代码的导航和跳转。此外，它还可以帮助用户生成UVM代码的骨架，加快了开发过程。 3. Verilog：对于Verilog的开发，可以使用"Verilog HDL/System Verilog"插件。该插件能够提供类似于SystemVerilog插件的功能，包括自动补全、语法高亮、代码导航等。它还提供了一些额外的功能，如自动生成端口声明和模块实例化的代码片段，快速增强了代码的可读性和编写速度。这些插件都是在VSCode平台上开发的，具有良好的稳定性和兼容性。使用它们可以提高开发者的编程效率和代码质量，使得SystemVerilog、UVM和Verilog开发更加高效和容易上手。 ### 回答3：在Visual Studio Code中有一些针对SystemVerilog、UVM和Verilog的优秀插件，可以提供更好的开发环境和功能。以下是一些被广泛认可的插件： 1. SystemVerilog (sv): 这是一个SystemVerilog语言的插件，提供了语法高亮、代码片段、自动完成和错误检查等功能，可以帮助开发者快速编写和调试SystemVerilog代码。 2. UVM (uvm): 这是一个UVM（Universal Verification Methodology）插件，提供了UVM语法高亮和代码片段，同时还支持UVM报告生成和浏览，方便用户进行验证环境的搭建和调试。 3. Verilog HDL (VSCode Verilog HDL): 这是一个针对Verilog HDL的插件，提供了语法高亮、代码片段和错误检查等功能，可以帮助开发者编写和调试Verilog代码。 4. Verilog Formatter (verilog-formatter): 这是一个Verilog代码格式化的插件，可以根据用户定义的规则对Verilog代码进行自动格式化，提高代码的可读性和一致性。通过安装和使用这些插件，开发者可以在Visual Studio Code中更好地编辑和调试SystemVerilog、UVM和Verilog代码，提高开发效率和代码质量。同时，这些插件都是开源的，可以根据个人的需求进行定制和扩展。