本文分享了在项目中使用AD9516时钟发生器的硬件设计和FPGA编程经验。AD9516是一款14路输出、亚皮秒级抖动性能的时钟芯片，具备内置PLL和VCO。通过ADI官网获取资料和配置工具，可以理解和配置芯片。在硬件设计中，注意LVPECL和LVDS输出的区别及下拉电阻，而在FPGA编程中，要明确接口意义、寄存器功能，并编写状态机来读写配置。举例展示了如何设置分频寄存器以得到所需时钟频率。
最近在做一个项目，其中有涉及时钟芯片AD9516的硬件设计和软件编程，有些使用心得，供大家参考讨论。
AD9516，这是一个由ADI公司设计的14路输出时钟发生器，具有亚皮秒级抖动性能，还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为2.55 GHz至2.95 GHz。或者，也可以使用最高2.4 GHz的外部VCO/VCXO。关于资料的获取：1.ADI公司的中文技术支持网站做的非常好，可参考AD9516_0的链接：http://www.analog.com/cn/products/clock-and-timing/clock-generation-distribution/ad9516-0.html#product-overview，好好看里面的手册和参考资料，基本就没什么问题；2.关于AD9516芯片的配置，可参考链接：http://forum.eepw.com.cn/thread/228366/1，里面有相应的工具下载和说明参考，建立在理解的基础上就很简单啦。
AD9516有6路(3对)LVPECL输出，4路(2对)LVDS输出以及8路LVCMOS(每个LVDS可以作为2路LVCMOS)输出。每对之间共享数值为1-32的分频数值，因此，每对LVPECL或者LVDS输出的时钟频率是相同的。LVPECL输出可达1.6GHz,LVDS输出可达800MHz,LVCMOS可达250MHz。输入参考时钟频率和VCO工作频率有如关系： Fvco=(Fref/R)*(P*B
最低0.47元/天 解锁文章
扫一扫
2640
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
