（原创）system verilog 与verilog语句中关于时间的易错点的辨析

 

    在verilog中我们通常时间精度用（例）timescale 1ns/10ps  其中1ns指的是单位时间，10ps指的是时间精度。

这些时间的定义都是作为软件工具的指令。

    在system verilog中我们一般用timeunit表示单位时间，用timeprecision表示时间精度。我们可以在局部定义

这些时间，作为程序，接口，模块的一部分。而不是作为软件工具的指令。

如：module adder(...);

       ...

      timeunit 1ns;

      timeprecision 10ps;

      ...

     endmodule

    在system verilog和verilog中我们常用到##P这个延迟，我们千万不能把它和#p相互混淆。##p中的p指的是时钟周期。若果

p为2表示要过两个时钟周期。#p指的是要过几个单位时间，p为2表示要过两个单位时间。

    另外，在system verilog与verilog中用的的所有这些时间都是只是用于仿真，不能用于综合。

 

转载于:https://www.cnblogs.com/changlong/archive/2009/01/05/1369485.html