设计需求:增加对编码器EEPROM的读写功能
硬件版本:控制板(ARM与FPGA并口通讯) 多摩川编码器(只包括17bit与23bit),
软件版本:ARM与CPLD采用并口通讯,8bit地址,16bit数据(以电流环周期为一个数据周期)
设计思路:
- 电流环周期为一个通讯周期,新增并口地址EEPROM,用于写编码器EEPROM地址和数据,具体数据分配见下;
- 由于要写入的地址为16位,且每个地址对应的数据长度不等,所以以8bit数据重新扩展地址;
- 由于EEPROM每一个8位地址存一个8位数据的数据格式,所以并口16位数据刚好分为数据组(EDF)和地址组(ADF),EDF为高八位,读地址时,只取第八位ADF,PD组中低位数据对应较位地址;
- 图1,2是EEPROM的具体数据结构,与读编码器位置(图3)的数据结构不同的,所以新增以下规则:每一次的写或者命令需要8bit地址(ADF)与8bit数据(EDF)(读命令只需要ADF),并口ADF和EDF都由并口的16数据传过来,其并口的对应的数据地址为EEPROM。数据从原有地址ABS_CF_SF,ABS_DF0_DF1 返回,具体操作见图4