FPGA时序约束一点总结


 时序约束的一点总结。

  • 打拍。掌握好时序。

  • 手动分配位置,这个不是一定有效。

  • 打破层级或者物理综合,或者自动加流水等综合优化参数调整。

  • 根据实际情况使用异步时钟策略。

  • 换速度更快的片子。

最也进接手一个对时序要求很高的项目,说说小编的一些感受。按照上面这个顺序来设计。

首先要让时序收敛而且使用资源较多,大概就只有两条路可以走:一个是换资源和速度更快的片子,还有就是使用软件进对每个模块进行区域的划分。

设计开始不想改RTL设计,所以使用逻辑锁定工具对每个模块进行了区域的划分。

在划分区域的时候还是有些技巧的,比如一些接口模块尽量离芯片引脚更进一些,联系比较紧密的模块放在一起。

在进行了一段时间的手动调整布局布线和划分区域,最终发现还是有多个路径的时序没有通过,最后还是修改了RTL代码才把问题解决。

所以经过上述研究,修改RTL代码才是关键!而且还有一点非常重要,尽量使用FPGA提供的硬核还有多使用状态机。

就比如说逻辑代码里的计数器,选择器,乘法器等都是用的FPGA 自带的模块而没有自己使用代码去编写。

一般自行设计的逻辑代码,编译器编译后布局布线,是比较杂乱的,用软件查看就知道。

而FPGA 自带的内核都是很有规律放在一些指定位置的,所以时钟频率可以跑的更快布局布线也更加整齐。


版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处

作者:杭州卿萃科技ALIFPGA

原文地址:杭州卿萃科技FPGA极客空间 微信公众号


扫描二维码关注杭州卿萃科技FPGA极客空间


 

转载于:https://www.cnblogs.com/alifpga/p/9109290.html

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值