Quartus II LogicLock及增量编译Design Partition

首先,得先看看QuartusII的编译过程是个怎么样的,要了解这个过程很简单,看看下面这张图,谁都不陌生: 当我们点全编译之后,下面的几个过程就会一个一个打上勾,而我们编译的过程也就是和这个运行过程是一致的:先是分析综合,再是布局布线,然后是汇编(这里不是指汇编语言的汇编,而是说将布局布线后...

2018-08-16 18:04:09

阅读数 324

评论数 0

通过脚本直接生成JIC文件的方法

 大家知道Altera的FPGA可以通过EPCS这种Flash性质的配置芯片来进行配置,而EPCS芯片的烧写有两种方式,一种是直接通过AS口直接独立烧写POF文件,这样就需要给电路设计一个独立的10针插座;还有一种方式是可以借用JTAG的口来烧写,只是需要事先将配置文件*.sof文件转换成JIC文...

2018-08-15 16:03:15

阅读数 130

评论数 0

【Altera SoC】基于SOPC的单通道TDC设计(4)

http://bbs.eeworld.com.cn/thread-465445-1-1.html   3系统测试方法3.1 第一次测试 基本原理如下: 利用外部按键模拟输入的待测信号的正脉冲,理想状态是,在按键次数充满fifo以后,fifo发出满信号。Fifo每次写满之后会有一个上升沿的跳...

2018-08-12 20:43:35

阅读数 112

评论数 0

【Altera SoC】基于SOPC的单通道TDC设计(2)

  1.4 Nios II顶层源程序 `timescale 1 ps / 1 ps module audio_nios (                 input  wire        clk_clk,                            //          ...

2018-08-12 20:33:46

阅读数 61

评论数 0

【Altera SoC】基于SOPC的单通道TDC设计(1

http://bbs.eeworld.com.cn/thread-465441-1-1.html 1 硬件系统的构建 经过“基于超前进位延时链的时间数字转换器”和“延时链测试以及亚稳态分析”两篇文章后,开始着手构建基于SOPC的单通道TDC。 最终构建的硬件系统框图如图 11所示。Top_s...

2018-08-12 20:24:32

阅读数 83

评论数 0

【Altera SoC体验之旅】+基于超前进位延时链的时间数字转换器

1.1 工作原理 待测的时间间隔s对应一个正脉冲,图 1给出了测量正脉冲下降沿到紧邻的时钟上升沿之间的延时tf的原理,注意图 1(a)中tf的测量起点时刻为正脉冲的下降沿到达延时链输入端的时刻。图 1(b)为利用延时链测量tf的原理图。图 1(b)中的每个三角表示一个延时单元,它可以是任何一个能...

2018-08-12 20:23:02

阅读数 151

评论数 0

【Altera soc 体验之旅】+延时链测试以及亚稳态分析1

延时链测试以及亚稳态分析1.前言  图 1 静态时序分析的超前进位延时链信息 在上一篇(基于超前进位延时链的时间数字转换器)中,使用TimeQuest分析了延时链的cin到cout的延时为每两个延时单元延时45ps左右(图 1)。但是,对于一个测试的设计,还是要采取一些方法来测试实际的延时单元延时...

2018-08-12 20:19:27

阅读数 135

评论数 0

Altera FPGA中的延时进位链-LCELL

Altera FPGA中的延时进位链-LCELL      在ALtera的FPGA中需要通过原语添加LCELL添加固定的延时,一般来讲,LCELL的延时相对比较固定,但是随着布线以及温度等影响,延时会有变化,所以通过LCELL设计延时进位链需要计算单个LCELL延时以及控制布线和位置约束。 ...

2018-08-11 18:08:38

阅读数 823

评论数 0

FPGA TDC 进位链

  CYCLONE IV的LE结构图: 可以看到里面有一个4输入的LUT,有一个3输入的LUT。 LE有两种模式,如果是普通模式,就只用到那个4输入的LUT,用来实现4输入的组合逻辑功能。 如果是算术模式,就是用来实现加法运算。这个时间一般DATA D输入为VCC或其他,反正不用。 D...

2018-08-11 17:37:18

阅读数 638

评论数 0

在Cyclone IVE中使用进位链的几个规则

最近在FPGA上做ps级的Delay line,所以认真剖析了一下Cyclone IVE4的布局布线延迟。这里说明CARRY链的几个特性规则,如有错误请各位大大指出,谢谢。(另外由于匆忙没有时间验证其他Cyclone系列(基于LE结构)是否遵循此特性,若其他系列中有出入请告知我。。) 规则一:C...

2018-08-11 17:35:00

阅读数 153

评论数 0

STM32F4的开发

下周买的STM32F4的开发板就要到了,现在有点兴奋。又开始学习一直想要学的单片机了。。。

2018-03-18 18:18:59

阅读数 185

评论数 0

FPGA时序约束

最近开发一个项目,由于FPGA的资源有限,编译工程资源利用高达85%。在每次编译后可能会有不同的编译的结果,具体表现在数据读取时序不满足要求,有时候数据的某些位在时钟的不稳定时间被采样了。具体表现,FPGA内部的时钟和数据输出,时序不好,到外围传输芯片的接收,为不稳定的状态,上位机收到就是不是FP...

2018-03-16 14:13:32

阅读数 263

评论数 0

Cypress固件架构彻底解析及USB枚举

http://www.eefocus.com/sbogwxf230/blog/12-01/237595_b89c6.htmldscr51里放的是USB描述符表,EZ-USB在重枚举阶段会读取或设置相应的描述符: db DSCR_DEVICE_LEN ;; Descript...

2017-12-28 17:59:00

阅读数 134

评论数 0

Cypress USB2.0固件架构彻底解析及USB枚举

Cypress固件架构彻底解析及USB枚举 2012-01-19 10:35:56 分享: dscr51里放的是USB描述符表,EZ-USB在重枚举阶段会读取或设置相应的描述符: db    DSCR_DEVICE_LEN          ;; Descriptor le...

2017-12-28 17:46:24

阅读数 453

评论数 0

[转载]USB固件的执行过程

一个USB3.0的固件运行的过程大致如下面的图所示 首先是Firmware Entry FX3的切入点是CyU3PFirmwareEntry()这个函数,这个函数定义在了FX3的API 库里面的,而且对用户是不可见的!这个函数规定了程序的入口, 这个入口函数做了以下的几个...

2017-12-27 16:18:43

阅读数 365

评论数 0

USB3.0 SlaveFIFO 和FPGA通讯固件

好久没有写了,现在重新开始写这个博客。        最近做了一个项目,涉及USB2.0和USB3.0的各种通讯。USB的通讯我们就选用了Cypress的芯片FX2和FX3,主要考虑资料比较多。 在官网上能找到相关的Slave FIFO文档和资料非常方便,甚至都有上位的C++和C#的代码,真是...

2017-12-25 16:30:15

阅读数 790

评论数 0

Matlab绘图-很详细,很全面

Matlab绘图 强大的绘图功能是Matlab的特点之一,Matlab提供了一系列的绘图函数,用户不需要过多的考虑绘图的细节,只需要给出一些基本参数就能得到所需图形,这类函数称为高层绘图函数。此外,Matlab还提供了直接对图形句柄进行操作的低层绘图操作。这类操作将图形的每个图形元素(如坐标轴、...

2016-10-30 15:39:48

阅读数 33153

评论数 2

Zynq和PC的USB通信

最近,研究一下Zynq和PC间的USB通信,在网上找了一个ZedBoard_Standalone_USB_Device_Tutorial_14_6_01例程。 开始用SDK编译,发现build过程有几个错误: MemSize = XUsbPs_DeviceMemRequired(&De...

2016-10-07 17:17:22

阅读数 4402

评论数 8

Zynq boot mode MIO 配置

Zynq 可以配置从不同目标boot的启动方式,官方提供表格如下: 一般是拨码开关设计,关注从mode0~4,五个配置开关。 其中发现Xilinx的zedboard的原理图中对MIO2-6的net取名和上图不是对应的。也就是说原理的SPI-DQ0/MODE0对应MIO2,上图的MIO2对应的...

2016-10-06 14:29:48

阅读数 1656

评论数 0

仿照ZEDboard设计板子调试

最近,按照Zedboard设计了一个板子,看起来问题不大。但实际上开始上手就遇到问题。 首先是用了一个2百块的Xilinx USB cable, Vivado上直接报错,找不到server。后来借了一个原装的下载线,可以识别出server了,但是却找不到target,仔细排查了一遍,发现一个问题:...

2016-10-05 22:30:39

阅读数 880

评论数 0

提示
确定要删除当前文章?
取消 删除
关闭
关闭