pcie总线连接两台电脑_关于 PCI 总线的一点笔记

本文探讨了PCI总线与PCIe总线的兼容性、配置空间、地址映射、中断管理和总线编号等核心概念。强调了PCI设备通过配置空间的基地址寄存器(BAR)来分配地址,以及PCI桥在总线树中的作用。介绍了PCI设备使用共享总线的带宽限制,对比了PCI与PCIe在结构上的差异。同时阐述了在不同处理器体系中,PCI总线域与存储器域的关系,并指出系统软件在初始化PCI设备和中断管理中的重要角色。
摘要由CSDN通过智能技术生成

b397e9d9d54e33427489f434d20f88ee.png

1.从软件层面看,PCIe总线与PCI总线基本兼容

2.PCI总线空间与处理器空间隔离

3.每一个PCI设备都有独立的配置空间,在配置空间中含有该设备在PCI总线中使用的基地址,系统软件可以动态配置这个基地址,从而保证每个PCI设备使用的物理地址都不相同。PCI桥的配置空间中含有其下PCI子树所能使用的地址范围。PCI设备只有在系统软件初始化配置空间之后,才能够被其他主设备访问。当PCI配置空间被初始化之后,该设备在当前的PCI总线上将拥有一个独立的PCI总线地址空间,即BAR(Base Address Register)寄存器所描述的空间。

4.PCI设备使用共享总线方式进行数据传递,在同一条总线上,所有PCI设备共享同一带宽,这极大地影响PCI总线的利用率。这种机制显然不如PCIe总线的交换结构。

5.处理器与设备间的数据交换主要由“处理器访问PCI设备的地址空间”和“PCI设备使用DMA机制访问主存储器”这两部分组成。

6.在BAR寄存器中存放的是PCI设备使用的“PCI总线域”的物理地址,而不是“存储器域”的物理地址。

7.在x86体系结构中,存储器域的I/O地址与PCI总线域的I/O地址相同。在PowerPC处理器中,需要将这两个空间相互映射(通过Inbound和Outbound寄存器)。

8.系统软件开发者需要事先了解PCI设备的INTx信号与中断控制器的连接关系。此外外部设备与中断控制器的连接关系由硬件设计人员指定。

I2C总线标准英文版V2.1,可以和中文版对照着看,目录如下 1 PREFACE. . . . . . . . . . . . . . . . . . . . . . . . . . .3 1.1 Version 1.0 - 1992. . . . . . . . . . . . . . . . . . . . 3 1.2 Version 2.0 - 198. . . . . . . . . . . . . . . . . . . . . 3 1.3 Version 2.1 - 1999. . . . . . . . . . . . . . . . . . . . 3 1.4 Purchase of Philips I2C-bus components . . 3 2 THE I2C-BUS BENEFITS DESIGNERS AND MANUFACTURERS. . . . . . . . . . . . . . .4 2.1 Designer benefits . . . . . . . . . . . . . . . . . . . . 4 2.2 Manufacturer benefits . . . . . . . . . . . . . . . . . 6 3 INTRODUCTION TO THE I2C-BUS SPECIFICATION . . . . . . . . . . . . . . . . . . . . .6 4 THE I2C-BUS CONCEPT . . . . . . . . . . . . . . .6 5 GENERAL CHARACTERISTICS . . . . . . . . .8 6 BIT TRANSFER . . . . . . . . . . . . . . . . . . . . . .8 6.1 Data validity . . . . . . . . . . . . . . . . . . . . . . . . 8 6.2 START and STOP conditions . . . . . . . . . . . 9 7 TRANSFERRING DATA . . . . . . . . . . . . . . .10 7.1 Byte format . . . . . . . . . . . . . . . . . . . . . . . . 10 7.2 Acknowledge. . . . . . . . . . . . . . . . . . . . . . . 10 8 ARBITRATION AND CLOCK GENERATION . . . . . . . . . . . . . . . . . . . . . .11 8.1 Synchronization . . . . . . . . . . . . . . . . . . . . 11 8.2 Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . 12 8.3 Use of the clock synchronizing mechanism as a handshake . . . . . . . . . . . 13 9 FORMATS WITH 7-BIT ADDRESSES . . . .13 10 7-BIT ADDRESSING . . . . . . . . . . . . . . . . .15 10.1 Definition of bits in the first byte . . . . . . . . 15 10.1.1 General call address . . . . . . . . . . . . . . . . . 16 10.1.2 START byte . . . . . . . . . . . . . . . . . . . . . . . 17 10.1.3 CBUS compatibility . . . . . . . . . . . . . . . . . . 18 11 EXTENSIONS TO THE STANDARDMODE I2C-BUS SPECIFICATION . . . . . . .19 12 FAST-MODE. . . . . . . . . . . . . . . . . . . . . . . .19 13 Hs-MODE . . . . . . . . . . . . . . . . . . . . . . . . . .20 13.1 High speed transfer. . . . . . . . . . . . . . . . . . 20 13.2 Serial data transfer format in Hs-mode . . . 21 13.3 Switching from F/S- to Hs-mode and back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 13.4 Hs-mode devices at lower speed modes. . 24 13.5 Mixed speed modes on one serial bus system . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 13.5.1 F/S-mode transfer in a mixed-speed bus system . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.2 Hs-mode transfer in a mixed-speed bus system . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 13.5.3 Timing requirements for the bridge in a mixed-speed bus system. . . . . . . . . . . . . . 27 14 10-BIT ADDRESSING . . . . . . . . . . . . . . . . 27 14.1 Definition of bits in the first two bytes. . . . . 27 14.2 Formats with 10-bit addresses. . . . . . . . . . 27 14.3 General call address and start byte with 10-bit addressing . . . . . . . . . . . . . . . . . . . . 30 15 ELECTRICAL SPECIFICATIONS AND TIMING FOR I/O STAGES AND BUS LINES . . . . . . . . . . . . . . . . . . . . 30 15.1 Standard- and Fast-mode devices. . . . . . . 30 15.2 Hs-mode devices . . . . . . . . . . . . . . . . . . . . 34 16 ELECTRICAL CONNECTIONS OF I2C-BUS DEVICES TO THE BUS LINES . 37 16.1 Maximum and minimum values of resistors Rp and Rs for Standard-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 39 17 APPLICATION INFORMATION. . . . . . . . . 41 17.1 Slope-controlled output stages of Fast-mode I2C-bus devices . . . . . . . . . . . . 41 17.2 Switched pull-up circuit for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 41 17.3 Wiring pattern of the bus lines . . . . . . . . . . 42 17.4 Maximum and minimum values of resistors Rp and Rs for Fast-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 17.5 Maximum and minimum values of resistors Rp and Rs for Hs-mode I2C-bus devices . . . . . . . . . . . . . . . . . . . . . 42 18 BI-DIRECTIONAL LEVEL SHIFTER FOR F/S-MODE I2C-BUS SYSTEMS . . . . 42 18.1 Connecting devices with different logic levels . . . . . . . . . . . . . . . . . . . . . . . . . 43 18.1.1 Operation of the level shifter . . . . . . . . . . . 44 19 DEVELOPMENT TOOLS AVAILABLE FROM PHILIPS . . . . . . . . . . . . . . . . . . . . . 45 20 SUPPORT LITERATURE . . . . . . . . . . . . . 46
一般的笔记电脑中,各个器件使用了多种总线协议来进行通信。以下是常见的笔记电脑器件及其对应的总线协议: 1. 处理器(CPU):处理器通过前端总线(Front Side Bus,FSB)或更现代化的总线协议如Intel的快速通道(QuickPath Interconnect,QPI)或AMD的超链接(HyperTransport)与主板上的北桥芯片组进行通信。 2. 内存(RAM):内存模块使用双数据速率(Double Data Rate,DDR)或其后续版本如DDR2、DDR3、DDR4等标准,通过内存总线与主板上的内存控制器进行通信。 3. 显卡(GPU):显卡通常使用PCI Express(Peripheral Component Interconnect Express,PCIe总线协议与主板上的PCIe插槽连接。 4. 硬盘驱动器(HDD/SSD):硬盘驱动器可以使用SATA(Serial Advanced Technology Attachment)或更快的协议如NVMe(Non-Volatile Memory Express)通过SATA或M.2插槽连接到主板。 5. USB设备:USB(Universal Serial Bus)是一种常见的外部设备接口协议,用于连接鼠标、键盘、打印机、摄像头和其他外部设备。 6. 网络接口:笔记电脑通常使用以太网(Ethernet)接口通过以太网协议与局域网或互联网进行通信。 7. 无线网络(Wi-Fi/蓝牙):笔记电脑可以通过Wi-Fi或蓝牙无线模块使用相应的无线网络协议与无线网络或其他设备进行通信。 8. 触摸板和键盘:触摸板和键盘通常使用I2C(Inter-Integrated Circuit)或PS/2(Personal System/2)总线协议与主板进行通信。 这只是一些常见的笔记电脑器件及其通信协议的示例,不同型号和配置的笔记电脑可能会使用不同的器件和协议。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值