PCIe
总线使用端到端的连接方式,在一条
PCIe
链路的两端只能各连接
一个设备,这两个设备互为是数据发送端和数据接收端。
PCIe
总线除了总线链路外,还具
有多个层次,发送端发送数据时将通过这些层次,而接收端接收数据时也使用这些层次。
PCIe
总线使用的层次结构与网络协议栈较为类似。
4.1.1
端到端的数据传递
PCIe
链路使用
“
端到端的数据传送方式
”
,发送端和接收端中都含有
TX(
发送逻辑
)
和
RX(
接
收逻辑
)
,其结构如图
4-1
所示。
由上图所示,在
PCIe
总线的物理链路的一个数据通路
(Lane)
中,由两组差分信号,共
4
根
信号线组成。其中发送端的
TX
部件与接收端的
RX
部件使用一组差分信号连接,该链路也
被称为发送端的发送链路,也是接收端的接收链路;而发送端的
RX
部件与接收端的
TX
部
件使用另一组差分信号连接,该链路也被称为发送端的接收链路,也是接收端的发送链路。
一个
PCIe
链路可以由多个
Lane
组成。
高速差分信号电气规范要求其发送端串接一个电容,以进行
AC
耦合。该电容也被称为
AC
耦合电容。
PCIe
链路使用差分信号进行数据传送,
一个差分信号由
D+
和
D-
两根信号组成,
信号接收端通过比较这两个信号的差值,判断发送端发送的是逻辑
“1”
还是逻辑
“0”
。
与单端信号相比,差分信号抗干扰的能力更强,因为差分信号在布线时要求
“
等长
”
、
“
等宽
”
、
“
贴近
”
,而且在同层。因此外部干扰噪声将被
“
同值
”
而且
“
同时
”
加载到
D+
和
D-
两根信号上,
其差值在理想情况下为
0
,
对信号的逻辑值产生的影响较小。
因此差分信号可以使用更高的
总线频率。