计算机系统结构CDB,计算机系统结构复习题

问题4

单发布处理器在其浮点单元中使用托马苏洛算法，浮点单元有一个加法器和一个乘法器，每个加法器和乘法器都有自己的一组保留站，只有一个CDB，在这个CDB上广播需要一个完整的周期。

单发射处理器在其浮点单元中使用托马斯算法，其具有一个加法器和一个乘法器，每个具有其自己的一组保留站，只有一个CDB，并且在该CDB上广播需要整个周期。处理器正在执行以下指令序列，并且对于每个指令，我们示出指令被取出，解码，发出，开始执行和写入结果的周期。

指令

取得

解码

问题

执行

写入结果

I1

R2R2R1马尔

1

2

3

4

8

I2

R1、R1、R2

2

3

4

9

10

I3

R2、R2、R3

3

4

5

8

13

I4

添加R3、R1、R1

4

5

6

11

12

I5

R1R1R1马尔

5

6

7

12

16

I6

添加R2、R3、R4

6

7

11

？

？

I7

添加R1，R5？

7

8

13

17

18

1、乘数的延迟是多少？4

2、乘法器是流水线式的吗？N

加法器有几个预定站？2

4、I6在哪个周期开始执行？13

5、哪个寄存器做？在I7 R1代表

6、如果使用CDB的优先权取决于指令的类型，在增加和MUL之间，使用CDB的优先权是多少？增加

问题8(书本92页)。环路： LD R1，0(R2)；从地址0 R2装载R1

R1R1市，第一名；R1=R1 1

标清R1，0，(R2)；在R2地址0存储R1

R2R2市，第4名；R2=R2 4

R4、R3、R2；R4=R3-R2

布涅兹R4，环路；如果R4分支到环路！=0

假设R3的初始值是R2 396 .

答案(1)依题意可得，指令序列执行的流水线时空图如下：

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

1

如果

编号

不包括

我

WB

2

如果

编号

不包括

我

WB

3

如果

编号

不包括

我

WB

4

如果

编号

不包括

我

WB

5

如果

编号

不包括

我

WB

6

如果

编号

不包括

我

WB

1

如果

如果

编号

不包括

我

时钟周期为：17*98 18=1684

(2)依题意可得，指令序列执行的流水线时空图如下：

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

1

如果

编号

不包括

我

WB

2

如果

编号

S

不包括

我

WB

3

如果

S

编号

不包括

我

WB

4

如果

编号

不包括

我

WB

5

如果

编号

不包括

我

WB

6

如果

编号

不包括

我

WB

7

如果

思念

思念

如果

编号

不包括

我

WB

时钟周期为：10*98 11=991

(3)依题意可得，指令序列执行的流水线时空图如下：

1

2

3

4

5

6

7

8

9

10

11

1

如果

编号

不包括

我

WB

2

如果

编号

不包括

我

WB

3

如果

编号

不包括

我

WB

4

如果

编号

不包括

我

WB

5

如果

编号

不包括

我

WB

6

如果

编号

不包括

我

WB

1

如果

编号

不包括

我

WB

时钟周期为：6*98 10=598

问题9

9a)在具有以下参数的双向组关联高速缓存中，高速缓存系统的有效访问时间是多少3360

参数：

值：

器械包数量

1024套

管道尺寸

16个单词

缓存访问时间

15 ns/线

主存储器访问时间

70 ns/字

主存储器地址空间大小

256万字

缓存命中率

95%

标记下面用于访问缓存的内存地址字段，并指出每个字段的大小(以位数为单位).假设记忆是字寻址的。

标签： _14_位

索引： _10_位

偏移： _4_位

9b)具有直接映射的1级(l 1)高速缓存和完全关联的2级(l 2)高速缓存的高速缓存系统的有效访问时间是多少，具有以下参数3360

参数：

值：

腰神经2集数

128套

腰神经2线尺寸

4个单词

腰神经2高速缓存访问时间

10 ns/线

L2线尺寸

8个单词

L2高速缓存访问时间

20 ns/线

主存储器访问时间

70 ns/字

主内存大小

256万字

腰神经2缓存命中率

95%

L2缓存命中率

89%

标记下面用于访问腰神经2缓存的内存地址字段，并指出每个字段的大小(以位数为单位).假设记忆是字寻址的。

标签： _19_位

索引：_7_位

偏移量：_2_位

标记下面用于访问L2缓存的内存地址字段，并指出每个字段的大小(以位数为单位)。假设记忆是字寻址的。

标签： _ 25 _位

索引： _ 0 _位

偏移： _3_位

问题11

一个简单的共享内存缓存相关的机器有四个处理器，没有“虚拟到物理”的转换和16位(物理)地址。每个处理器都有一个L1数据缓存，没有L2缓存。每个L1缓存是四个64字节块的直接交换(每个缓存大小为256字节)，它们使用MESI一致性协议来保持一致性。每个高速缓存的初始状态(由十六进制符号标记表示):

p0蛋白

第一亲代

P2

P3

州

标签

州

标签

州

标签

州

标签

i

0F

S

0F

S

01

S

01

M

01

E

02

M

03

E

04

i

0F

i

0F

E

0F

i

0F

M

00

E

02

S

04

i

06

如果按顺序执行以下内存访问，会发生什么情况？特别是，指定由于总线广播、数据来自何处(如果缓存中没有准备好)以及新状态块的请求者的缓存而出现的每个其他缓存。

P0向地址00 fc写一个字

P1读了一个字来称呼0 f8c

P2读了一个字来称呼0 f8c

P3写一个字到地址0444

回答：

p0蛋白

第一亲代

P2

P3

州

标签

州

标签

州

标签

州

标签

i

关于

S

关于

S

关于

S

关于

M

01

E

02

M

03

M

04

i

关于

i

关于

E

关于

i

关于

M

00

E

02

S

04

i

06

问题13

回答：

答：P0 B0(南，120，00，20)

B0(男，120，00，80) P1 B0(女，120，00，20)

P2 B0(男，120，00，80) P0 B0(男，120，00，80) P1 B0(女，120，00，80)

P1B2(南，110，00，30)P2B2(南，110，00，30)

戊：P0 B1(男，108，00，48) P1 B1(男，108，08)，P2 B1(女，108，00，08)

女：P0B2(男，130，00，78)

1.处理器中的功能组件占应用程序总执行时间的比例为40%。如果功能组件得到改进(加速10倍)，整个应用程序的加速比是多少？(四)

A.1.4B . 2.52.18D . 1.56

2.在计算机系统设计中，较好的方法是：(d)

A.自上而下设计b .自下而上设计

C.从两端到中间的设计。

对系统程序员来说不透明的是：(d)

A.高速缓冲存储器b .系列机器的每个文件的不同数据路径宽度

C.指令缓冲寄存器d .虚拟存储器

4.串行计算机软件应如下所示：(b)

A.向前兼容性和向上兼容性b .向后兼容性和争取向上兼容性

C.兼容向前和向后兼容。向后兼容，努力实现向后兼容

(c)计算机系统结构应予以考虑。

A.主存储器使用CMOS还是TTL？主存储器使用多体交叉还是单体

C.主存储器容量和寻址模式d .主存储器带宽的确定

6.提高虚拟内存访问主存命中率的最好方法是(d)。

A.采用先进先出替换算法，增加页面

展开阅读全文