只发PCB电路相关6 随时更新~~
一、画PCB板时阻抗设计的重要性
什么是阻抗
在电学中，常把对电路中电流所起的阻碍作用叫做阻抗。阻抗单位为欧姆，常用Z表示，是一个复数：
Z= R+i( ωL–1/(ωC))
具体说来阻抗可分为两个部分，电阻（实部）和电抗（虚部）。
其中电抗又包括容抗和感抗，由电容引起的电流阻碍称为容抗，由电感引起的电流阻碍称为感抗。
阻抗匹配的理想模型
射频工程师大都遇到过匹配阻抗的问题，通俗的讲，阻抗匹配的目的是确保能实现信号或能量从“信号源”到“负载”的有效传送。
其最最理想模型当然是希望Source端的输出阻抗为50欧姆，传输线的阻抗为50欧姆，Load端的输入阻抗也是50欧姆，一路50欧姆下去，这是最理想的。
然而实际情况是：源端阻抗不会是50ohm，负载端阻抗也不会是50ohm，这个时候就需要若干个阻抗匹配电路。
而匹配电路就是由电感和电容所构成，这个时候我们就需要使用电容和电感来进行阻抗匹配电路调试，以达到RF性能最优。
阻抗匹配的方法
阻抗匹配的方法主要有两个，一是改变阻抗力，二是调整传输线。
改变阻抗力就是通过电容、电感与负载的串并联调整负载阻抗值，以达到源和负载阻抗匹配。
调整传输线是加长源和负载间的距离，配合电容和电感把阻抗力调整为零。
此时信号不会发生发射，能量都能被负载吸收。
高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为85-100欧姆。
阻抗匹配应用举例——振铃现象
曾经做一个项目，在电信号测量时，遇到过振铃这种问题。
由于任何传输线都不可避免地存在着引线电阻、引线电感和杂散电容，因此，一个标准的脉冲信号在经过较长的传输线后，极易产生上冲和振铃现象。大量的实验表明，引线电阻可使脉冲的平均振幅减小；而杂散电容和引线电感的存在，则是产生上冲和振铃的根本原因。在脉冲前沿上升时间相同的条件下，引线电感越大，上冲及振铃现象就越严重；杂散电容越大，则是波形的上升时间越长；而引线电阻的增加，将使脉冲振幅减小。
如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。
在实际电路中，采用下列几种方法来来减小和抑制上冲及振铃。
(1)串联电阻。利用具有较大电阻的传输线或是人为地串入适当的阻尼电阻，可以减小脉冲的振幅，从而达到减小上冲和振铃程度的目的。但当传入电阻的数值过大时，不仅脉冲幅度减小过多，而且使脉冲的前沿产生延迟。因此，串入的阻尼电阻值应适当，并且应选用无感电阻，电阻的连接位置应靠近接收端。
(2)减小引线电感。设法减小线路及传输线的引线电感是最基本的方法，总的原则是：
- 尽量缩短引线长度
- 加粗导线和印制铜箔的宽度
- 减小信号的传输距离
- 采用引线电感小的元器件，尤其是传输前沿很陡的脉冲信号时更应注意这些问题
(3)由于负载电路的等效电感和等效电容同样可以影响发送端，使之脉冲波形产生上冲和振铃，因此，应尽量减小负载电路的等效电感和电容。尤其是负载电路的接地线过长时，形成的地线电感和杂散电容相当可观，其影响不容忽视。
(4)逻辑数字电路中的信号线可增加上拉电阻和交流终端负载，如图6所示。上拉电阻(可取)的接入，可将信号的逻辑高电平上拉到5V。交流终端负载电路的接入不影响支流驱动能力，也不会增加信号线的负载，而高频振铃现象却可得到有效的抑制。
上述振铃除了与电路条件有关外，还与脉冲前沿的上升时间密切相关。即使电路条件相同，当脉冲前沿上升时间很短时，上冲的峰值将大大增加。一般对于前沿上升时间在1以下的脉冲，均考虑产生上冲及振铃的可能。因此，在脉冲信号频率的选择问题上，应考虑在满足系统速度要求的前提下，能选用较低频率的信号绝不选用高频信号；如无必要，也不应过分要求脉冲的前沿非常陡峭。这对从根本上消除上冲和振铃视听有利的。
Smith圆图在RF匹配电路调试中的应用
Smith圆图上可以反映出如下信息： 阻抗参数Z，导纳参数Y，品质因子Q，反射系数，驻波系数，噪声系数，增益，稳定因子，功率，效率，频率信息等抗等参数。
是不是一脸懵，我们还是来看阻抗圆图吧：
阻抗圆图的构图原理是利用输入阻抗与电压反射系数之间的一一对应关系，将归一化输入阻抗表示在反射系数极坐标系中，其特点归纳如下：
- 上半圆阻抗为感抗，下半圆阻抗为容抗
- 实轴为纯电阻，单位圆为纯电抗
- 实轴的右半轴皆为电压波腹点（除开路点），左半轴皆为电压波节点（除短路点）
- 匹配点（1，0），开路点（∞，∞）和短路点（0，0）
- 两个特殊圆:最大的为纯电抗圆，与虚轴相切的为匹配圆
- 两个旋转方向:逆时针转为向负载移动，顺时针转为向波源移动
导纳圆图与阻抗圆图互为中心对称，同一张圆图，即可以当作阻抗圆图来用，也可以当作导纳圆图来用，但是在进行每一次操作时，若作为阻抗圆图用则不能作为导纳圆图。
Smith圆图中，能表示出一些很有意思的特征：
在负载之前串联或并联一个可变电感/电容，电路图如下图左侧4个图所示，将得到Smith圆图上右侧的几条曲线。
对应Smith阻抗圆及导纳圆，其运动轨迹如下：
- 使用Smith阻抗圆时，串联电感顺时针转，串联电容逆时针转
- 使用Smith导纳圆时，并联电感，逆时针转，并联电容顺时针转
二、快速提升“PCB板layout质量”
PCB板中元器件的布局是至关重要的，正确合理的布局不仅使版面更加整齐美观，同时也影响着印制导线的长短与数量，良好的PCB器件布局对提升整机的性能有着极其重要的意义。
那么如何布局才更加合理呢？
含无线模组的PC布局要点
- 模拟电路与数字电路物理分离，例如MCU与无线模组的天线端口尽量远离；
- 无线模组的下方尽量避免布置高频数字走线、高频模拟走线、电源走线以及其它敏感器件，模组下方可以铺铜；
- 无线模组需尽量远离变压器、大功率电感、电源等电磁干扰较大的部分；
- 在放置含有板载PCB天线或陶瓷天线时，模组的天线部分下方PCB需挖空处理，不得铺铜且天线部分尽量处于板边；
- 无论射频信号还是其它信号走线应尽量短，其它信号还需远离无线模组发射部分，避免受到干扰；
- 布局需考虑无线模组需要具有较完整的电源地，射频走线需留出地孔伴随空间；
- 无线模组所需的电压纹波要求较高，因此最好在靠近模组电压引脚处增加较为合适滤波电容，例如10uF；
- 无线模块发送频率快，对电源的瞬态响应有一定要求，除了设计时需要选取性能优异的电源方案外，布局时也要注意合理的布置电源电路，充分发挥电源性能；如DC-DC布局是就需要注意续流二极管地与IC地的距离需要尽量靠近保证回流、功率电感与电容之间的距离需要尽量靠近等。
线宽、线距的设置
线宽、线距的设置对整板的性能提升有巨大的影响，合理的设置走线宽度、线距能够有效的提升整板的电磁兼容性以及各方面的性能。
例如电源线的线宽设置就要从整机负载的电流大小、供电电压大小、PCB的铜厚、走线长度等方面去考虑，通常宽1.0mm，铜厚1oz（0.035mm）的走线可通过约2A的电流。线距的合理设置可以有效减少串扰等现象，如常用的3W原则（即导线间的中心间距不小于3倍线宽时，则可保持70%的电场不互相干扰）。
电源走线：按照负载的电流、电压大小以及PCB铜厚综合考虑，通常电流都需预留2倍于正常工作电流，线距尽量满足3W原则。
信号走线：根据信号的传输速率、传输类型（模拟还是数字）、走线长度等综合考虑，普通信号线间距推荐满足3W原则，差分线则另行考虑。
射频走线：射频走线的线宽需要考虑特性阻抗，常用的射频模组天线接口均为50Ω特特性阻抗，按经验功率≤30dBm(1W)的射频线宽0.55mm，铺铜的间距0.5mm，更准确的也可通过板厂协助调整得到约50Ω的特性阻抗。
器件之间的间距设置
在PCB Layout时器件之间的间距是我们必须要考虑的事情，如果间距太小则容易导致焊接连锡影响生产；
距离建议如下：
同类器件：≥0.3mm
不同器件：≥0.13*h+0.3mm（h为周围邻近器件最大高度差）
只能使用手工焊接的器件之间距离建议：≥1.5mm
直插器件与贴片器件也应保持生产足够距离，建议在1-3mm之间；
板边与器件、走线的间距控制
在PCB布局布线时器件和走线离板边的距离设计是否合理也非常的重要，例如在实际的生产过程中大多采用拼板的方式，因此如果器件离板边过近会造成在PCB分板的时候导致焊盘脱落，甚至器件损害，线路过近则容易在生产的时候导致线路断裂影响电路功能。
推荐距离与摆放方式：
器件摆放：建议器件焊盘与拼板“V cut”方向平行，目的是使得分板时器件焊盘所承受的机械应力均匀且受力方向相同，减小焊盘脱落的可能性。
器件距离：器件离板边的摆放距离≥0.5mm
走线距离：走线离板边的距离≥0.5mm
相邻焊盘连接与泪滴
如果IC的相邻引脚需要相连，需要注意的是最好不要在焊盘上直接进行连接，而是引出在焊盘外连接，这样可以防止生产时IC的引脚连锡短接。另外相邻焊盘间引出的线宽也需要注意，最好不超过IC引脚的大小，一些特殊引脚除外如电源引脚等。
- 泪滴可以有效的减小因为线宽突变而造成的反射，可以让走线与焊盘平稳连接；
- 添加泪滴解决了走线与焊盘之间的连接受冲击力容易断裂的问题；
- 从外观上看添加泪滴也可以让PCB看起来更加合理美观；
过孔的参数和放置
过孔的大小设置合理程度对电路的性能有着极大的影响，合理的过孔大小设置需要考虑过孔所承受的电流、信号的频率、制作工艺难度等，因此PCB Layout需要特别的注意。
此外过孔的放置位置也同样重要，过孔如放置在焊盘上，生产时便容易导致器件焊接不良，因此一般过孔都放置在焊盘外，当然在空间极其紧张的情况下过孔放置在焊盘上再加上制板商的盘中孔工艺也是可以的，不过这样做生产成本便会增加。
过孔设置的要点：
- 一个PCB中因为不同走线的需要可以放置不同尺寸的过孔，不过通常不建议超过3种以免对生产造成极大的不便拉高成本；
- 过孔的深度与直径比一般≤6，因为超过6倍时生产难以保证孔壁能够均匀镀铜；
- 过孔的寄身电感与寄身电容也需要注意，尤其在高速电路中需要特别注意其分布性能参数；
- 过孔越小越分布参数越小越适合高速电路，但其成本也高；
三、DC-DC电路中，PCB Layout 布局及注意事项
在DCDC电源电路中，PCB的布局对电路功能的实现和良好的各项指标来说都十分重要。本文以buck电路为例，简单分析一下如何进行合理PCB layout布局以及设计中的注意事项。如有问题，欢迎指正。
首先，以最简单的BUCK电路拓扑为例，下图（1-a）和（1-b）中分别标明了在上管开通和关断时刻电流的走向，即功率回路部分。这部分电路负责给用户负载供电，承受的功率较大。
结合图（1-c）中Q1和Q2的电流波形，不难发现，由于电感的存在，后半部分电路中不会存在一个较高的电流变化趋势，只有在两个开关管的部分会出现高电流转换速率。在PCB布线时需要特别注意，尽可能减小这一快速变化的环节的面积，来减少对其他部分的干扰。随着集成工艺的进步，目前大部分电源芯片都将上下管集成到了芯片的内部。
了解了高电流转换速率部分后，让我们回到整个功率回路布局来看。以MPS的非常受欢迎的MPQ8633A（B）系列产品为例，这是一款完全集成的高频同步降压转换器可以实现高达12-20A的输出电流，其原理图如下，其功率回路（绿色标注）中包含输入电容，电感以及输出电容等器件。
功率回路也需要做到尽可能地占用较小的环路面积，来减少噪声的发射以及回路上的寄生参数。推荐的PCB布局如图（3）所示。注意点如下：
输入电容就近放在芯片的输入Vin 和功率地PGND ，减少寄生电感的存在，因为输入电流不连续，寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响。VIN 的管脚旁边至少各有1 个去耦电容 ，用来滤除来自电源输入端的交流噪声和来自芯片内部（倒灌）的电源噪声，同时也为芯片储能。且电容需要紧挨管脚，两者的间距需要小于40mil 。
功率回路尽可能的短粗，保持较小的环路面积 ，减少噪声的发射。
SW 点是噪声源，保证电流的同时保持尽量小的面积 ，远离敏感的易受干扰的位置，例如FB 等。
铺铜面积和过孔数量会影响到PCB 的通流能力和散热。 由于PCB的载流能力与PCB板材、板厚、导线宽厚度以及温升相关，较为复杂，可以通过IPC-2152标准来进行准确的查找和计算。一般，对于MPQ8633A（B）的PCB来说，需要在VIN（至少打6个过孔）和PGND（至少打9个过孔）处多打过孔，这两处的铺铜应最大化来减小寄生阻抗。SW处的铺铜也需要加宽，以免出现限流的情况，导致工作异常。
讨论完功率回路部分，转眼看芯片逻辑电路部分，这部分的PCB布局也是有所讲究的。
结合图（3）和（4）可总结注意点如下：
将BST 电容放置在尽可能靠近BST 和SW 的位置 ，使用20mil 或更宽 来布线路径。
FB 电阻连接到FB 管脚尽可能短， 减少噪声的耦合。这是芯片最敏感，最容易受干扰的部分，是引起系统不稳定的十分常见原因。需要将其远离噪声源，例如：SW点，电感，二极管等（在非同步buck中，MPQ8633外围无二极管）。如图，RFF、CFF、RFB1、RFB2都尽量靠近芯片摆放。
VCC 电容应就近放置在芯片的VCC 管脚和芯片的信号地之间，尽量在一层，没有过孔 。对于信号地（AGND）和功率地（PGND）在一个管脚的芯片，同样就近和该管脚连接。
AGND和PGND需要进行单点连接。
将SS 电容靠近TRK/REF 至RGND 。
将SENSE电容置于输出SENSE线之间，平行走线。
PCB layout 中走线和铺铜都尽量避免90 °直角 ，走45°或者圆弧角，特别是在高频信号传输线部分。避免由传输线宽带来的反射和传输信号的失真。
最后，为了方便大家了解自己画的PCB是否合理，可以参考以下简易表格做一个自评：
以上表格适用于简单的buck、boost电路的PCB设计，多用单层或者双层板即可。仅供参考，欢迎补充。
3731
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
