本发明属于通信领域,具体是一种用于单载波频域均衡信道的低复杂度均衡方法。
背景技术:
在时变信道中,由于多径影响导致了严重的码间干扰(ISI),使得信号在传输过程中出现严重失真。因此需要采用均衡器来消除信道的时间和频域的选择性,从而抵消码间干扰。均衡是通过接收机的均衡器产生于信道相反的特性来实现对信号特性的均衡。目前是多采用的均衡算法为迫零均衡(ZF)和最小均方差误差均衡(MMSE)两种。
在实际接收机设计中我们经常采用的是基于最小均方差误差均衡(MMSE:Minimum Mean Square Error)算法的均衡器。其中在实际用单载波频域均衡的FPGA实现时,均衡部分涉及到如下因子:
其中公式中的表示的是噪声功率的估计,表示信道估计的计算值,而H1表示的是的函数对于上述公式也可以等效为的求解,其中
在实际接收机实现均衡器的过程中假设数据位宽为1+8比特。其中1是符号位。8位数据位。则的位宽为1+17比特。而对于常规法求解一个218的倒数所需要的存储器资源无疑是很大的。
常规做法:将1/218的数据存入FPGA的存储器中,则这个存储器RAM需要的位宽为18比特,存储器RAM的深度需要218比特,对于Cyclone IV或者Cyclone V型号的存储器M9K或者M10K需要的个数:
512块M9K的资源对于FPGA芯片的Cyclone IV是无法接受的。故我们在实际设计中设计了一种新的实现方法来实现这个的求解,从而得到实现信道均衡的参数值。