最近及计算机专业知识
习题答案2.21.B
习题答案2.22.
低位加6,进位为1
010001112.23.
2.24.
2.25.
2.26.单精度浮点数字长32位,阶码用增码(即移码)表示,尾数用原码表示。设最31位,最低位为第0位,则:
第31位为尾数符号位O;
第30位~第23位为阶
第22位~第0位为尾数,在尾数前还有1位隐藏位,所以尾数为
1110 1111 1100 0000 0000 1111
24位。
2.27.基数为2时,最大阶码0111,最大正数
数值范围
基数为8时,最大阶码0111,最大正数
最小负数数值范围_87~87(1_ 2-8)。
2.28. 1.对阶
取最大阶0000,y尾右移1位02.尾数相减:
3.向左规格化尾数左移3位,得0阶码-3,
二进制补码为1101)。
4.舍入:不需要。
结果:阶码为1101,尾数为0均为补码。
2.29.
尾数相加:0 0- 1.向右规格化,尾数右移1位0.101101011,阶码+1,
习题答案2.30.
习题答案2.32. 1.4个数之间有4位不同,故码距为4,能纠正一位数和发现两位数。如果
出现数纠正纠正的办法是取出错位的反码。
2.码距为2,能发现1位错。
3.所有数的奇校验位均为1。
2.33.1.设k位数据,r位校验位,纠1位错的条件:
r=6。
2.当r-6时,k=2-r-1=26-6-1=57位。
3.码距与纠错能力直接有关,能纠正1位码的海明码的码距为3。设n为纠错位数,码距应
大于或等于2n +1。
2.34.
1.补码1位乘法.
2.原码2位乘法
3.补码2位乘法
4.加减法运算和移位次数。
设数值部分有n位,令n=4,则:
补码1位乘法:加减法5次n+1次),移位4次(n次)。
原码2位乘法:加减法3次(n/2+1次),移位2次(n/2次)。
补码2位乘法:加减法3次(n/2+1次),移位3次n/2+1次)。
说明:1位乘法,部分积符号位取2位,因为相加/减时,数据部分有可能会产生进位到符号位,此时2符号位中高位是真正的符号位,同理两位乘法要再增加1位符号位,即成为3符号位。例如,执行0.1111×0.1010运算(原码两位乘法)时即会产生这种情况。乘法运算过程中的移位为算术移位,移位时要保持符号位不变。
第3章存储器层次结构
主要知识点
这一章中我们建立存储器体系的“cache -内存一虚存”三层结构,要掌握存储器的分类CPU的连接和数据交换、双口RAM和(cache)和虚拟存储器。其实存储器这一章在复习的时候可以结cache和虚拟的存储器的目的,它们的工作
这CPU的连接、cache的基本结构及工作原理、cache -主存地TLB的结构合作用)。
§3.1存储器的分类
§3.2存储器的层次化结构
例3.1.计算机存储系统分为哪几个层次?每一层采用的存储介质主要是什么?其存储容量和存取速度的相对关系如何?
解,本题考查的相关知识点:存储系统层次结构。
存储系统层次:cache -主存一虚存或者寄存器组- cache -主存一虚存。相应的存储介质层次为:寄存器一电路;cache-SRAM;主存-DRAM;虚存一磁表面存储器。
对应的容量从小到大变化,速度从高到低变化。 口
例3.2.为什么把各级存储器是如何分工的?
解.本题考查的相关知识点:存储系统层次结构。
为了解决存储容量、存取速度和价格之间的矛盾,通常把各种不同存储容量、不同存取速度的存储器按一定的体系结构组织起来,形成一个统一整体的存储系统。目前微机中最常见的是三级存储系统。主存储器可由CPU直接访问,存取速度快但存取容量小,一般用来存放当前正在执行的程序和数据。辅助存储器设置在主机外部,它的存储容量大,价格较低,但存取速度较CPU不能直接访问辅助存储器。当CPU速度很高时,为了使访问存储器的速度能与CPU的速度匹配,又在主存和CPU之间增cache,它的读写速度比主存更快,但容量更小,用于存放当前正在执行的程序中的CPU提供指令和数据。
三级存储系统最终的效果是:速度接近于cache的速度,容量是辅存的容量,每位的价格
例3.3.存储器读出时间与存取周期有什么不同?存储器带宽是什么含义?若存储器字长为32250ns,问其带宽是多少?