第1章 微型计算机概述
1. 微型计算机中各部件是通过总线构成一个整体的． 2. _微处理器_是微型计算机的核心。
3. 总线按照其规模、用途和应用场合可分为_数据总线__、_地址总线_和_控制总线。 4. 微型计算机由_CPU_、存储器、输入/输出接口 和_系统总线_组成。
5. 以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。 6. 微型计算机的主要性能指标有CPU的位数、CPU的主频、内存容量和速度、硬盘容量。
第2章 16位和32位微处理器
1. Intel 8086CPU是_16_位微处理器，有_16_根数据总线和_20根地址总线，存储器寻址
的空间为_1MB_,端口寻址空间为_64KB_。8088CPU有8根数据总线。
2. 输入/输出端口有两种编址方法，既I/O端口与存储单元统一编址和I/O端口单独编址。
前一种编址的主要优点是功能强和指令灵活。后一种编址的主要优点是指令运行速度快 和增强了程序的可读性 。
3. 所谓最小模式，就是在系统中只有8086一个微处理器
4. 所谓最大模式是在系统中包含两个或多个微处理器(8086,其他称协处理器 5. 8086工作在最大模式下，引脚MN/MX*接低(高/低)电平。 6. 8086/8088CPU的数据线和地址线是以_分时复用_方式轮流使用的。
7. 8086中的BIU由_4_个_16_位段寄存器、一个16_位指令指针、6_字节指令队列、_20_
位地址加法器和控制电路组成。
8. 8086/8088提供的能接受外中断请求信号的引脚是INTR和NMI。两种请求信号的主要不
同之处在于NMI引脚引入的中断不受中断允许标志位IF的屏蔽 。
9. 8086/8088的存储器是分段的，因此存储单元的物理地址是由段地址 和段内偏移量组
合而成的。
10. 对于8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址为
2000H，偏移地址为1122H，则该存储单元的物理地址为21122H 。
11. 8086的中断向量表位于内存的0～3FFH_区域，它可以容纳_256__个中断向量，每一个
向量占_4_个字节。
12. 8086微机系统中的一个中断向量占4个存储单元，假定某中断对应的中断向量存放在
0000:002C H；那么该中断向量对应的中断类型号为0B_H，若该向量对应的中断处理子程序放在0080：0402H开始的内存区域中，则按照地址由低到高的顺序写出其相应的存储单元的内容为_02H_、_04H_、_80H_、00H_。
13. 8086CPU中典型总线周期由_4_个时钟周期组成，其中T1期间，CPU输出__地址__信息；
如有必要时，可以在_T3和T4_两个时钟周期之间插入1个或多个TW等待周期。 14. 从编程结构看，8086CPU可分为两个独立的工作部件_执行部件_和_总线接口部件_。 15. 8086中，BIU部件完成与存储器、I/O端口传送数据的功能，EU部件完成_执行指令功
能。
16. 8086中引脚BHE信号有效的含义表示数据线D15～D0上的高8位数据有效_。 17. 8086正常的存储器读/写总线周期由_4_个T状态组成，ALE信号在_T1_状态内有效，其
作用是_允许地址锁存器对地址进行锁存_。
18. 从产生中断的方法来分，中断可分为硬件中断和软件中断。
19. 在8086 CPU中,NMI中断被称为_非屏蔽中断_,其中断类型号是 02H_。
20. 可屏蔽中断从CPU的_INTR_引脚进入，只有当中断允许标志IF为1_时，该中断才能得
到响应。
21. 8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置_ 地址锁存器_，为提高总线驱动能力，应配置_总线收发器_。
22. 上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从__FFFF0H__处取。 23. 8086/8088CPU 复位后的系统启动地址为FFFF0H 。
24. 当复位信号(RESET)来到时，CPU便结束当前操作并对标志寄存器，IP，DS，ES，SS
及指令队列_清零_，而将CS设置为FFFFH_。
25. CPU在执行OUT DX，AL指令时，_DX_寄存器的内容送到地址总线上，_AL_寄存器的内
容送到数据总线上。
26. 8086/8088的中断响应了两个总线周期，从_INTA__引脚输出了两个负脉冲。 27. CPU响应8259A中断，在_TNTA_引脚上输出__2_个负脉冲，在第_2_个负脉冲期间读入
中断类型码。
第4章 存储器
1. 8086/8088CPU允许的最大存储空间为 1M ，其地址编号从0 H到 FFFFF H。 2. 存储器的扩展有_字扩展_、位扩展_、字位同时扩展_三种方式。
3. CPU访问存储器时，实现片选信号的方法有全译码法、部分译码_和线选法_。 4. 有地址重迭现象的译码方式为_线选法_和__部分译码法。
5. 根据用途和特点分类可将存储器分为_内部存储器_和_外部存储器。
6. 一般微型计算机的存储器系统主要由__CPU__、_主存_、高速缓存，辅助存储器及管理这
些存储器的硬件和软件组成。
7. 某RAM芯片的存储容量是4K×8位，该芯片引脚中有_12_根地址线，_8_根数据线。 8. 构成64K*8的存储系统，需8K*1的芯片_64_片。 9. 保证动态RAM中的内容不消失，需要进行_刷新_操作。
10. 在存储器的层次化结构中，存储器可以分为Cache 、 内存和辅存三级。
11. 在存储器的层次结构中,越远离CPU的存储器，其存取速度 越慢 ，存储容量_越大 ，
价格_越便宜 。
第5章 微型计算机和外设的数据传输
1. CPU和外设之间的数据传送方式有无条件方式、查询方式_,_中断方式_和_DMA方式_。 2. 状态信息表示外设当前所处的工作状态，例如READY表示输入设备已准备好信息，BUSY
表示输出设备是否能接收数据。
3. 控制信息是由CPU发出的，用于控制外设接口工作方式以及外设的启动和停止的信息。 4. 为保证信息正常传送，通常采用就绪和忙 信号作为接口芯片占外围设备的联络信号，实
现微处理器与外围设备交换信息。
5. CPU与I/O接口间的信号一般包括 数据信号 ，状态信号和控制信号3种类型。 6. 能支持查询传送方式的接口电路中，至少应该有 数据 端口和状态 端口。
7. 若要实现存储器与存储器、存储器与外设之间直接进行数据交换(不通过CPU)应采用的
方法是DMA方式。
8. 在中断方式下，当_接口_已经有数据要往CPU输入或者准备好接收数据时，接口会向CPU
发一个_中断请求_信号；在DMA方式下，外设要求传输数据时，接口会向_DMA控制器发_DMA请求_信号。
第6章 串并行通信和接口技术
1. 串行通信可分为两种类型，即同步通信和_异步通信_。
2. 串行异步接口在接收时是由_接收移位_寄存器将串行数据转换成并行数据。在发送时，
是由发送移位寄存器将并行数据转换成串行数据。
3. RS-232C规定使用25 根插针的标准连接头；最高传输速率是20kbps。 4. InteL8255A是一个并行接口芯片
5. 8251芯片中设立了_奇/偶错、帧格式错 和__溢出错 三种出错标志 6. 8255A控制字的最高位D7= 1 时，表示该控制字为方式选择控制字
7. 8255A的端口C按位置位复位控制字中的 D0 位决定对端口C的某一位置位或复位。 8. 8255A的端口A的工作方式是由方式控制字的D6和D5 位决定。 9. 8255A的端口B的工作方式由方式选择控制字的D2 位决定。
10. RS-232C是应用于串行二进制交换的数据通信设备和数据终端设备之间的标准接口。 11. Intel 8251A工作在异步方式时，每个字符的数据位长度为5～8位，停止位的长度为1
位、1.5位或2位 。
12. 异步通信中相邻中两个字符之间间隔可以是任意长度， 以便使它有能力处理定时的串
行数据。
13. 8255 有3 种工作方式, 其中方式2 只允许A 口使用。
14. 8255A内部包括两组控制电路，其中A组控制端口A和端口C的高4位的工作方式和读
/写操作，B组控制 端口B和端口C的低4位的工作方式和读/写操作 。
15. 8255A的A端口有3 种工作方式，它们分别是基本的输入/输出方式 、选通的输入/输
出方式和双向传输方式 。
第7章 中断控制器
扫一扫
2395
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
