第一次开发NIOS II与NIOS II SOPC Quartus II三者的暧昧关系

今天开始玩NIOS II，FPGA以前也玩过，但是从来没有搞过软核，因为一直觉得那玩意儿不靠谱，也学不到什么东西，所以一直没去弄它，而且在暑假时饶有兴趣的弄了一次，照着特权等人的步骤一步步的做，最后依然失败，让我放弃了玩NIOS II的兴趣。（后来证明是系统的问题，估计因为装了什么东西和Eclipse冲突？MinGW32？一个Hello World怎么都无法通过编译）

 

本来想移植OR1200，因为这个开源，可以改造它的内核，而且可以从中间学到更多的东西，但是貌似它的工具链都在Linux下，不是太熟，就先缓一缓吧。

 

想玩NIOS II，主要因为有时候FPGA硬实现一些东西太麻烦了，比如一些低速的控制，SPI等等，所以就拿NIOS II开刀了。

 

这次弄NIOS II，还是出现以前那个问题，一个非常简单的程序编译出错，而且错误跳转到内部的一些东西上面去了，果断重装系统，然后终于编译成功。

 

编译是搞定了，但是新问题又来了，我的板子上面芯片是EP3C16，不知道为什么Altera为什么从CycloneIII开始穷折腾，增加2.5V电源，改变MSEL，SOPC里面添加了EPCS controller控制器之后，在Quartus II里面硬是比II代多了几个管脚要去配置，就是DCLK，ASDO，DATA0，Flash_nCS，这几个脚直接与EPCSXX芯片的四条腿对应，这个也就算了吧，这几条腿还是Dual Purpose Pin，又要在Quartus II里面设置为“Use as regular IO”。。。

 

 

中间还出了一个小插曲，忘了在SOPC里面添加System ID，所以在NIOS II里面一直没办法Run，除非勾选这两个，才能强行Run

 

 

注定我的NIOS II之路不会那么顺利，下载又出问题了，

 

细细研究，发现下面的提示框，“Verifying failed between address 0x2000020 and 0x200E29B”，这个地址不是SDRAM的地址么，估计是SDRAM的硬件设置又在哪里有问题了。。。

怀疑是SDRAM的管脚分配错误，仔细对照原理图检查，发现没问题。

怀疑是我的Quartus II9.1没打补丁，迅速下载，但是不给力的校园网。。。

怀疑是上电复位的问题，我上电复位没有延迟，NIOS II的复位直接接PLL的Locked。。。

怀疑是SDRAM的时钟，也就是PLL的输出的引脚不对，因为不是专用管脚，而且Quartus II编译还有关于CLK的Warning，但是看了好多人都是这样做的。。。

为了排除软件问题（因为我前面还没有试过NIOS II），以及芯片问题，我按照特权同学，用片内SRAM作为RAM又建了一个工程，发现完全OK。陷入纠结之中。。。

拿出板子，决定将例程烧入，发现完全OK。。。仔细对照，发现开发板的原理图居然SDRAM CLK和DQ3标反了。。。而例程里面是正确的引脚分配。。。

把自己的工程里面管脚改了过来，试了一下，一切OK。。。。郁闷啊。。。。。。。。。。。。。。以为完全可信的，却坑爹了。。。悲催，我搞了一晚上加一个早上。。。

不过现在NIOS好歹通过了。。。。

 

                      

上面两个图，都是板子的资料，一个是管脚分配（以前没看到。。。），另外一个是原理图。。。。。

 

走过几遍流程之后，基本了解了NIOS II SOPC Quartus II三者的暧昧关系，其中QuartusII是最主要的，所有的硬件平台都靠它了，就是说，以后你想添加什么东西可以直接在QuartusII里面添加？还有待探索，而SOPC的话，个人认为，他就是个打杂的，负责帮你管好NIOS 还有其他外设之间的关系，什么Avalon总线之类的，没有它，这些你都得自己负责，估计以后的硬件指令也得靠它，NIOS II通过它可以知道自己操作的东西底层是个什么样的，这个东西在几几几号房，自己可以操控哪些。。。而NIOS有了这些信息，自己实际上就会生成一些头文件，类似于单片机的底层头文件，然后在NIOSII里面写程序，编译，下载，它活脱脱一个Keil嘛、、、

好了，就这些吧，我在cnblog的第一篇博客

转载于:https://www.cnblogs.com/Gibson/archive/2011/11/12/2246499.html