FPGA 之 SOPC 系列（三）Nios II 体系结构

今天给大侠带来今天带来FPGA 之 SOPC 系列第三篇，Nios II 体系结构，希望对各位大侠的学习有参考价值，话不多说，上货。

本篇的目的是让大侠建立一个Nios II处理器的概念，了解一些Nios II处理器的工作细节，这对开发出高效率、相对完善的程序是非常有好处的。

体系结构（Architecture）主要用来描述面向程序员的CPU抽象，而不是其具体实现。本篇先介绍Nios II处理器构架，接着介绍NiosII的寄存器文件(Register File)，然后介绍NiosII的异常处理，最后介绍NiosII的储存器结构并分析三种NiosII处理器的性能特点。

以下为本篇的目录简介：

• 3.1 Nios II处理器结构
• 3.2 Nios II的寄存器文件
• 3.3 算数逻辑单元(ALU)
• 3.4 复位信号
• 3.5 Nios II处理器运行模式
• 3.6 异常和中断控制器
• 3.7 Nios II的异常处理
• 3.8 存储器及I/O结构
• 3.9 存储器和外设访问
• 3.10 Nios II处理器性能

本篇的目的是让大侠建立一个Nios II处理器的概念，了解一些Nios II处理器的工作细节，这对开发出高效率、健壮的程序是非常有好处的。

体系结构（Architecture）主要用来描述面向程序员的CPU抽象，而不是其具体实现。本篇先介绍Nios II 处理器构架，接着介绍Nios II 的寄存器文件(Register File)，然后介绍Nios II 的异常处理，最后介绍 Nios II 的储存器结构并分析三种 Nios II 处理器的性能特点。

3.1 Nios II 处理器结构

Nios II 是一种软核(Soft-Core)处理器。

所谓软核，是指未被固化在硅片上，使用时需要借助EDA软件对其进行配置并下载到可编程芯片(比如FPGA)中的IP核。软核最大的特点就是可由用户按需要进行配置。

• 1） NIOSⅡ处理器采用流水线技术、单指令流的32位通用RISC处理器
• 2） 提供全32位的指令集、数据总线和地址总线
• 3） 提供32个通用寄存器
• 4） 提供32个外部中断源
• 5） 提供结果为32位的单指令32X32乘除法
• 6） 提供专用指令计算结果为64位和128位的乘法
• 7） 可以定制单精度浮点计算指令
• 8） 单指令桶形移位寄存器
• 9） 对各种片内外设的访问及与片外外设和存储器的接口
• 10） 硬件辅助的调试模块，在IDE环境下，可完成开始、停止、断点、单步执行、指令跟踪等基本调试和高级调试功能
• 11） 基于GNU C/C++工具集和Eclipse IDE的软件开发环境
• 12） ALTERA公司的SignalTapⅡ逻辑分析仪，实现对指令、数据、FPGA设计中的逻辑信号进行实 时分析
• 13） 所有NISOⅡ处理器均兼容的指令系统
• 14） 高达218DMIPS的性能

Nios II软核处理器简介：

Nios II 处理器系列包括三种内核，如下图：