TI DSP型号简述

2019独角兽企业重金招聘Python工程师标准>>>

TI 公司在1982年成功推出其第一代 DSP 芯片 TMS32010及其系列产品TMS32011、TMS320C10/C14/C15/C16/C17等，之后相继推出了第二代DSP芯片TMS32020、TMS320C25/C26/C28，第三代DSP芯片TMS320C30/C31/C32，第四代DSP芯片TMS320C40/C44，第五代 DSP 芯片TMS320C5X/C54X，第二代DSP芯片的改进型TMS320C2XX，集多片DSP芯片于一体的高性能DSP芯片TMS320C8X以及目前速度最快的第六代DSP芯片TMS320C62X/C67X等。TI将常用的DSP芯片归纳为三大系列，即：TMS320C2000系列（包括TMS320C2X/C2XX）、TMS320C5000系列（包括TMS320C5X/C54X/C55X）、TMS320C6000系列（TMS320C62X/C67X）。如今，TI公司的一系列DSP产品已经成为当今世界上最有影响的DSP芯片。TI公司也成为世界上最大的 DSP 芯片供应商，其DSP市场份额占全世界份额近 50％。同时在工控等高端应用市场，Freescale和ADI公司的DSP也大放光芒。

自1982年TI推出第一个定点DSP芯片TMS32010以来，TI的定点DSP芯片已经经历了TMS320C1X、TMS320C2X/C2XX、TMS320C5X 、TMS320C54X、TMS320C62X等几代产品，产品的性能价格比不断提高，应用越来越广泛。下面分别介绍这些芯片的主要特征。

2.3.1 TMS320C1X

2.3.1.1 基本特点

第一代TMS320系列DSP芯片包括：TMS32010、TMS32011、TMS320C10、 TMS320C15/E15和TMS320C17/E17。其中，TMS32010和TMS32011采用2.4mm的 NMOS 工艺，而其他几种则采用1.8mm CMOS工艺。这些芯片的典型工作频率为20MHz。TMS320第一代DSP芯片的主要特点如下:

指令周期：160ns/200ns/280ns

片内RAM：144字/256字（TMS320C15/E15/C17/E17）

片内ROM：1.5K字/4K字（TMS320C15/C17）

   4K字片内程序EPROM（TMS320E15/E17）

 4K字外部全速存储器扩展

并行乘法器：乘积为32位

桶形移位器：将数据从存储器移到ALU

并行移位器

允许文本交换的4×12位堆栈

两个间接寻址的辅助寄存器

双通道串行口（TMS32011,TMS320C17/E17）

片内压扩硬件（TMS32011,TMS320C17/E17）

协处理器接口（TMS320C17/E17）

器件封装：40脚双列直插（DIP）/44脚塑封（PLCC）

2.3.1.2  TMS320C10

TMS320 DSP芯片的第一代产品是基于TMS32010和它的CMOS版本TMS320C10的结构。TMS32010于1982年推出，是第一个能够达到 5 个MIPS的微处理器。

TMS32010采用改进的哈佛结构，即程序和数据空间相互独立。程序存储器可在片内（1.5K字）或片外（4K字）。片内数据RAM为144字。有四个基本的算术单元：算术逻辑单元（ALU）、累加器（ACC）、乘法器和移位器。

(1) ALU：32位数据操作的通用算术逻辑单元。ALU可进行加、减和逻辑运算；

(2) ACC：累加器存储ALU的输出，也是ALU的一个输入。它采用32位字长操作，分高16位和低16位两部分。处理器提供高16位和低16位的专门指令：SACH（高16位）和SACL（低16位）；

(3) 乘法器：16×16位并行乘法器由三个单元组成：T寄存器、P寄存器和乘法器阵列。T寄存器存储被乘数，P寄存器存储32位乘积。为了使用乘法器，被乘数首先必须从数据RAM中装入到T寄存器，可用LT、LTA和LTD指令。然后执行MPY（乘）或MPYK（乘立即数）指令。乘和累加器操作可用LTA、LTD和MPY、MPYK指令在两个指令周期内完成；

(4) 移位器：有两个移位器可用于数据移位。一个是桶形移位器，另一个是并行移位器。桶形移位器又称定标移位器。当数据存储器的数据送入累加器或与累加器中的数据进行运算时，先通过这个移位器进行0~16位左移，然后再进行运算。并行移位器即输出移位器，其作用是将累加器中的数据左移0、1或4位后再送入数据存储器中，以实现小数运算或小数乘积的调整。

在TMS32010/C10基础上又派生了多个处理器，它们可提供不同的处理器速度、存储器扩展和各种I/O集成。

2.3.1.3  TMS320C1X的其他芯片

1．TMS320C15/E15

TMS320C15/E15与TMS32010的代码和管脚全兼容，提供256字的片内RAM和4K字的片内ROM（C15）或EPROM（E15）。TMS320C15的指令周期有200ns和160ns（TMS320C15-25）两种。

2．TMS320C17/E17

TMS320C17/E17是一个专用的微处理器。它有4K字的片内程序ROM（C17）或EPROM（E17），一个全双工串行通信的双通道串行口，片内硬件压扩器（m律/A律），一个用于串行通信的串行口定时器，及一个协处理器接口。协处理器接口可以在处理器和4/8/16位微处理器之间提供直接接口。TMS320C17/E17与TMS32010目标代码兼容，且可用相同的开发工具。该处理器是基于TMS320C10的CPU内核，外加片内的外设存储器和I/O模块。TMS320C17/E17可认为是半定制的DSP芯片。表2.1 是TMS320第一代产品的比较表。

表2.1  TMS320第一代处理器

DSP芯片	指令周期 （ns）	制造工艺	片内程序ROM（字）	片内程序EPROM（字）	片内数据RAM（字）	片外程序（字）
TMS32010	200	NMOS	1.5K		144	4K
TMS32010-25	160	NMOS	1.5K		144	4K
TMS32010-14	280	NMOS	1.5K		144	4K
TMS32011	200	NMOS	1.5K		144
TMS320C10	200	CMOS	1.5K		144	4K
TMS320C10-25	160	CMOS	1.5K		144	4K
TMS320C15	200	CMOS	4K		256	4K
TMS320C15-25	160	CMOS	4K		256	4K
TMS320E15	200	CMOS		4K	256	4K
TMS320C17	200	CMOS	4K		256
TMS320C17-25	160	CMOS	4K		256
TMS320E17	200	CMOS		4K	256

 

2.3.2  TMS320C2X

第二代TMS320 DSP芯片包括TMS32020、TMS320C25/E25、TMS320C26及TMS320C28。在这些芯片中，TMS32020是一个过渡的产品，其指令周期为200ns，与TMS32010相当，而其硬件结构则与TMS320C25一致。在第二代DSP芯片中，TMS320C25是一个典型的代表，其他芯片都是由TMS320C25派生出来的。其中TMS320E25将内部4K字的ROM改为EPROM；TMS320C26去掉了内部的4K字ROM，而将片内RAM增加到1.5K字；TMS320C28则将内部ROM增加到8K字。由于TMS320C25的典型性，下面就讨论TMS320C25的基本特征和结构。

2.3.2.1  TMS320C25的基本特征

指令周期： TMS320C25：100ns，TMS320C25-33：120ns，TMS320C25-50：80ns

片内掩膜ROM：4K 字

片内RAM：544字，分B0、B1和B2三块

程序和数据空间均为64K字

具有8级硬件堆栈、8个辅助寄存器

具有全静态双缓冲串行口，可与许多串行器件直接接口

与低速片外存储器通信的等待状态插入

采用HOLD操作的DMA

FFT变换用的比特反转寻址

扩展精度算术和自适应滤波支持

从外部存储器全速执行的MAC/MACD指令

具有在多处理器之间进行同步的能力，支持多处理器共享存储器

1.8μm CMOS工艺，68脚PGA或PLCC封装

2.3.2.2 TMS320C25的结构

TMS320C25是第二代TMS320中与TMS32020管脚全兼容的CMOS版本，但指令执行速度是TMS32020的2倍，且增加了硬件和软件资源。指令集是TMS32010和TMS32020的超集，在源代码级与它们兼容。此外，在代码级与TMS32020兼容，因此，TMS32020的程序可不用修改直接在TMS320C25上运行。

100ns的指令周期可提供较强的运算能力。由于大部分指令在一个指令周期内执行，处理器在1秒内可执行1000万条指令（10MIPS）。运算能力的增加主要得益于乘累加指令（MAC）和带数据移位的乘累加指令（MACD）、具有专用算术单元的8个辅助寄存器、适合于自适应滤波和扩展精度运算的指令集支持、比特反转寻址、快速的I/O支持等。

指令集中提供在两个存储空间中进行数据移动的指令。在外部，程序和数据存储空间在同一总线上复用，从而使得在尽量减少芯片引脚的情况下最大程度地扩大两个空间的地址范围。在内部，TMS320C25结构通过保持程序和数据总线结构分离以使指令全速执行来获得最大的处理能力。

芯片内部的程序执行采用三级流水线形式。流水线对用户来说是透明的。但是，在某些情况下流水线可能被打断（如跳转指令），在这种情况下，指令执行时间要考虑流水线必须清空和重新填充。两块大的片内RAM在系统设计时提供了很大的灵活性，其中一块既可配置为程序存储器也可配置为数据存储器。片外64K字的数据空间可直接寻址，从而使DSP算法实现更为方便。片内4K字的掩膜ROM可用来降低系统成本，若程序不超过4K字，可使TMS320C25不用扩展片外程序存储器。剩下的64K字程序空间在片外，大量的程序可在片外存储器中全速运行。程序也可从片外慢速EPROM中装入到片内高速RAM中全速运行。此外，还有硬件定时器、串行口和数据块搬移功能。

下面介绍TMS320C25的存储器分配、中央算术逻辑单元（CALU）、硬件乘法器、控制操作、串行口和I/O接口。

1．存储器分配

TMS320C25具有4K字的片内程序ROM和544字的片内RAM。RAM分为三块：B0、B1、B2。其中，B0块（256字）既可配置为数据存储器（用CNFD指令），也可配置为程序存储器（用CNFP指令）。其余288字（B1和B2块）只能是数据存储器。544字的片内RAM可使C25能处理512字的数据阵列，如可进行256点复数FFT运算，且尚有32字用作中间结果的暂存。TMS320C25提供片外可直接寻址的程序和数据空间各64K字。

寄存器组包含8个辅助寄存器（AR0~AR7），它们可用作数据存储器的间接寻址和暂存，从而增加芯片的灵活性和效率。这些寄存器既可用指令直接寻址，也可用3比特的辅助寄存器指针（ARP）间接寻址。辅助寄存器和ARP既可从数据存储器装数，也可装入立即数。寄存器的内容也可存入数据存储器中。辅助寄存器组与辅助寄存器算术单元（ARAU）相连接，用ARAU访问信息表无需CALU参与地址操作，这样可让CALU进行其他操作。

2．中央算术逻辑单元

CALU包含一个16位的定标移位器（Scaling），一个16×16位的并行乘法器，一个32位的累加器和一个32位的算术逻辑单元（ALU）。移位器根据指令要求提供0到16位的数据左移。累加器和乘法器输出端的移位器适合于数值的归一化、比特提取、扩展精度算术和溢出保护。

典型的ALU指令实现包含以下三步：

(1) 数据在数据总线上从RAM中获取；

(2) 数据移交给完成算术运算的定标移位器和ALU；

(3) 结果送回累加器。

32位累加器可分为2个16位以进行数据存储：SACH（高16位）和ACCL（低16位）。累加器有一个进位位可方便加法和减法的多精度运算。

3．硬件乘法器

TMS320C25具有一个16×16位的硬件乘法器，它能在一个指令周期内计算一个32位乘积。有两个寄存器与乘法器相关：①16位暂存寄存器TR，用于保存乘法器的一个操作数；②32位乘积寄存器PR，用于保存乘积。

乘积寄存器的输出可左移1位或4位，这对于实现小数算术运算或调整小数乘积很有用。PR的输出也可右移6位，这样可连续执行128次乘/加而无溢出。无符号乘（MPYU）指令可方便扩展精度乘法。

4．I/O接口

I/O空间由16个输入口和16个输出口组成。这些口可提供全16位并行I/O接口。输入（IN）和输出（OUT）操作典型的是2个周期，但若用重复指令，可变成单周期指令。I/O器件映射到I/O地址空间，其方式与存储器映射方式相同。与不同速度的存储器或I/O器件接口采用READY线完成。

TMS320C25也支持外部程序/数据存储器的DMA，其他处理器通过置HOLD\ 为低后可完全控制TMS320C25的外部存储器，使C25将其地址、数据和控制线呈高阻状态。外部处理器和C25的通信可通过中断来完成。TMS320C25芯片提供两种DMA方式，一种是加上HOLD后停止执行；另一种是C25继续执行，但执行是在片内ROM和RAM中进行，这可大大提高性能。

2.3.2.3 TMS320C25的软件

TMS320C25的指令总共有133条，其中97条是单周期指令。在另外36条指令中，21条包括跳转、调用、返回等，这些指令需重新装入程序计数器，使执行流水线中断。另外7条指令是双字和长立即数指令。剩下的8条指令（IN，OUT，BLKD，BLKP，TBLR，TBLW，MAC，MACD）支持I/O操作、存储器之间的数据交换或提供处理器内部额外的并行操作，而且这8条指令与重复计数器配合使用时可成为单周期指令。这主要利用了处理器的并行机制，使得复杂的计算可用很少的几条指令来完成。