影子寄存器(shadow register)

1.以下仅供参考:
有阴影的寄存器,表示在物理上这个寄存器对应2个寄存器,一个是程序员可以写入或读出的寄存器,称为preload register(预装载寄存器),另一个是程序员看不见的、但在操作中真正起作用的寄存器,称为shadow register(影子寄存器)
 
另外,请下载这个参考手册http://www.stmcu.org/upload/ST/down/29/da/ff/1301545653979591.pdf
其中详细提到了影子寄存器相关信息。

 

 

设计preload register和shadow register的好处是,所有真正需要起作用的寄存器(shadow register)可以在同一个时间(发生更新事件时)被更新为所对应的preload register的内容,这样可以保证多个通道的操作能够准确地同步。如果没有shadow register,或者preload register和shadow register是直通的,即软件更新preload register时,同时更新了shadow register,因为软件不可能在一个相同的时刻同时更新多个寄存器,结果造成多个通道的时序不能同步,如果再加上其它因素(例如中断),多个通道的时序关系有可能是不可预知的。
-------网上摘录

 

转载自:http://www.stmcu.org/module/forum/thread-371564-1-1.html

  • 5
    点赞
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
影子寄存器Shadow Register)是一种用于保存上一个时钟周期的寄存器值的技术。在Verilog中,您可以使用一个新的寄存器来作为影子寄存器,并在每个时钟周期的上升沿将当前寄存器值复制到影子寄存器中。这样,您就可以随时比较当前寄存器值与影子寄存器值,以便检测数据的变化。 以下是一个简单的Verilog代码示例,展示了如何实现一个影子寄存器: ```verilog module ShadowRegister( input wire clk, // 时钟信号 input wire reset, // 复位信号 input wire data_in, // 输入数据信号 output reg data_out // 输出数据信号 ); reg shadow_reg; // 影子寄存器 always @(posedge clk or posedge reset) begin if (reset) begin shadow_reg <= 1'b0; // 复位影子寄存器 end else begin shadow_reg <= data_out; // 将当前寄存器值复制到影子寄存器中 end end always @(posedge clk) begin if (data_in != shadow_reg) begin data_out <= data_in; // 当输入数据发生变化时,更新输出数据 end end endmodule ``` 在上述代码中,我们使用一个单比特的影子寄存器 `shadow_reg` 来保存上一个时钟周期的寄存器值。在每个时钟周期的上升沿,我们将当前寄存器值赋值给影子寄存器。然后,我们在同一个时钟周期的上升沿检查当前寄存器值与影子寄存器值是否不同,如果不同,则更新输出数据为新的输入数据。 请注意,上述代码仅提供了一个基本示例,您可能需要根据具体情况进行修改和调整。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值