计算机组成原理 学后感,计算机组成原理实验学习感想及意见和建议

经过整整一个星期的努力，我终于完成了对CPU的软件仿真工作。兴奋与成就感涌现在心头上。在此先感谢老师给了我们这份激动人心的任务！在接触组成原理课程之前，我从来没有想过自己能够完成这项工作。其实完成这项课程设计任务，我不仅花费了一个星期的时间，之前我还用了快一个月的时间学习VHDL语言和MAX+PLUS II 10.2平台。

说到VHDL和MAX+PLUS的学习，我深刻地感悟到老师说的一句话，“作为一名计算机专业的学生，学完C/C++后就不应该说‘学不会其它语言’”。同时郑老师传授的学习VHDL的方法对我的学习有很大帮助。他的方法是先把一个例子放入MAX+PLUS中编译与仿真，以熟悉编译环境；然后借助课本学习语法及代码结构。我就是按这方法，同时也把VHDL与C++类比，MAX+PLUS与MS VC++6.0类比，循序渐进学习VHDL与MAX+PLUS。虽然不能说我精通VHDL，但我所学的足以让我完成这项课程设计任务。同时这门课程设计让我学会了学习计算机语言的方法。

另外本次课程设计加深了我对CPU时钟频率的理解。在前面对CPU各部件的描述与仿真工作，我都完成得较为轻松。但是在仿真CPU的顶层文件(即整个CPU)时，我发现仿真出来的CPU无法完成设定的程序，出现比较厉害的延迟现象(请见“结论”部分对结果的评价，图6.1)。开始我以为是程序出现逻辑错误，但检查后没发现问题。这时我迷惑了，后来打电话请教老师，他建议降低时钟频率，他一言惊醒梦中人，“比如当前CPU频率为3.0GHz，不能完成任务，那我们就要降低为2.8GHz或更低的频率”。多谢老师的提点！降低了频率后，CPU可完成任务。看来设计者并不能一厢情愿地提高CPU的频率。CPU的频率是与CPU的设计紧密相连的，CPU在短时间内无法完成任务(时钟频率高)，则必需给其更多的时间(降低时钟频率)。

当完成对CPU的软件仿真后，开发CPU的工作就完成了三分之二了，还差硬件仿真就可完成CPU的开发。有点遗憾，暂时无法把仿真好的CPU下载到硬件芯片上，对CPU进行硬件仿真。不过还是希望能够有这样的机会！

经过本项工作，我学会了在完成这些实验时，应该尝试多种方法，善于比较各种方法的优点。另外我也学会了做学问、做事要有目标，然后坚持一步一步地实现这个目标，不急、不怕。

◆◆

评论读取中....

请登录后再发表评论!

◆◆

修改失败，请稍后尝试