实验二 8位加法器设计

 

一、实验目的

熟悉利用QuartusⅡ的图形编辑输入法设计简单组合电路，掌握层次化设计方法，并通过8位全加器的设计，进一步熟悉利用EDA软件进行数字系统设计的流程。

二、实验仪器与器材

计算机1台，GW48-PK2S实验箱1台，QuartusⅡ6.0 1套。

三、实验内容

1. 基本命题

利用图形输入法设计一个一位半加器和全加器，再利用级联方法构成8位加法器。

2. 扩展命题

利用文本输入法设计4位并行进位加法器，再利用层次设计方法构成8位加法器。通过时序仿真，比较两种加法器的性能。

四、实验设计思路

按照如图2-1，2-2，2-3设计半加器、全加器、串行级联加法器

① 设计半加器

图2-1半加器设计图

② 设计全加器

图2-2全加加器设计图