adc电路fpga csdn_用FPGA提高?-∑ADC的配置能力

引言

∆-∑ADC采用噪声成形，过采样，数字滤波等技术，以简单的结构和较低的成本，获得高的有效分辨率，是一种很有前景的数模转换技术，广泛应用于过程控制，化学分析，仪器仪表等行业，对于低频或者直流信号的精密测量来说，是一个理想的选择。

一般的∆-∑ADC 以单片集成电路的形式出现，芯片内部集成了调制器和滤波器等数字处理部分，并提供一些控制寄存器供用户选择和配置。这在一般的应用场景下是足够的，但在如果将芯片的数字滤波器功能，用FPGA去实现，往往可以提供更多的功能选择，同时优化某些方面的性能。

典型的∆-∑ADC芯片结构

图1为24位∆-∑ADC ADS1256的原理框图，ADC的主要组成模块为一个4阶的∆-∑调制器，以及一个可编程数字滤波器。调制器测量差分输入信号和参考电压的差值，并转化为二进制码流。数字滤波器接收调制器的信号，经过滤波抽取后输出一个低噪声数据，数据输出速率按配置不同，可以从2.5SPS到30KSPS不等，取决于速率和分辨率的权衡。

ADS1256的数字滤波器由一个sinc5滤波器和一个可编程平均值滤波器串联而成，sinc5滤波器具有固定的64倍抽取比例，而平均值滤波器的平均数由一个寄存器来设定。

图1

改进措施

从上述的芯片的滤波器功能来看，sinc5滤波器的抽取比例是固定的，平均值滤波器平均数也只有有限的选择，如果需要实现更为灵活的功能，譬如在精密测量中比较常见的对于50hz/60hz工频干扰的抑制，或者输出数据速率的更多选择，更高的ADC有效分辨率位数，可以利用该ADC的基本的调制器功能，及某个固定速率的数据输出，自行设计FPGA算法进行进一步的数据处理。

在某个测试仪器产品设计中，利用该ADC的速率达30K SPS，有效位达19.8位的输出数据，设计了如下进一步DSP处理流程，如图2所示。

首先是工频抑制滤波器，该滤波器可以根据不同的电网标准配置不同的滤波器参数，也可以根据不同的干扰水平选择级联的滤波器阶数，或者在要求输出速率较高时旁路该滤波器，这些要求均由FPGA根据需要灵活处理。

从工频抑制滤波器输出的数据速率依然是30KSPS，随后进入一个平均值滤波器，该平均值滤波器为一个平均数可配置的低通滤波器，最大平均点数达4096点。平均之后的数据经过抽取后输出，抽取因子可以根据要求的输出数据速率进行灵活配置。由于ADC的量化噪声经过平均滤波器处理进一步降低，最后输出数据的有效分辨率位数提高到24位以上。

图2

对上述算法进行仿真，然后通过一片FPGA实现。工频抑制滤波器仿真结果如下所示图3。

图3

上述方案已经应用到一个测试仪器的产品开发中，实践表明，该方案能够作为一个数据速率可灵活配置的高精度测量系统的基本框架。

结 论

利用FPGA对∆-∑ADC的输出进行处理，可以扩展ADC的功能，提高芯片的可配置能力，同时可以充分利用FPGA的处理资源，简化产品的系统设计，降低产品成本。

---

版权声明：鼎阳硬件设计与测试智库发表的所有文章皆为鼎阳硬件设计与测试智库专家呕心沥血之原创。希望我们的经验总结能够帮助到更多的硬件人，欢迎转载！我们鼓励分享，但也坚决捍卫我们的权益。引用请注明出处——“鼎阳硬件设计与测试智库”微信号（SiglentThinkTank）。鼎阳硬件设计与测试智库将保留追究文章非法盗用者法律责任的权利！