(筆記) 如何讓所有project共用Verilog PLI的dll? (SOC) (Verilog PLI)

Abstract
為了彌補Verilog system task的不足,有時我們會自己用C語言配合Veriog PLI開發自己的system task,一般我們會將dll放在執行NC-Verilog的batch file目錄,但這種方式只能by project,其他project就用不到這個dll,要如何才能讓所有project都能使用這個dll呢?

Introduction
只要將PLI Wizard編譯的libvip.dll放在C:\Program Files\Cadence Design Systems\IUS\tools\bin\目錄下,這樣所有的project都能使用這個dll。

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值